JFET (Junction Field Effect Transistor)

  JFET (Junction Field Effect Transistor) Struktur JFET

  I _DS

• I _DS Drain (D) _n

  Drain (D) _p Gate (G) _{p p n n n} Gate (G) _p

  V _GS

  V _GS Source (S) Source (S)

  JFET Kanal n JFET Kanal p Perhatikan (unutk kanal n) bahwa terdapat struktur pn junction antara Gate (G) dengan Source(S), dan ada satu jalur arus yang melewati semikonduktor ekstrinsik tipe n. (Ingat bahwa semikonduktor ekstrinsik lebih mempunyai sifat mendekati konduktor yang mempunyai sifat resistif) JFET memanfaatkan adanya efek medan yang muncul pada junction (sambungan) p-n. Sebagaimana dijelaskan pada saat materi dioda, pemberian tegangan pada pn junction akan mengakibatkan perubahan daerah deplesi (daerah yang mempunyai sedikit muatan bebas). Pada saat bias forward (p lebih positif daripada n), arus dapat dengan mudah melewati junction. Akan tetapi pada saat bias reverse(p lebih negatif dari n), hampir tidak ada arus yang dapat melewati junction, akibat semakin lebarnya daerah deplesi. Pada saat reverse bias, semakin negatif tegangan yang diberikan antara p dengan n, semakin lebar pula daerah deplesi. Perubahan daerah deplesi inilah yang dimanfaatkan pada JFET. Perhatikan urutan gambar-gambar berikut:

  I I DS ^DS

Drain (D) Drain (D)

_{n n} Gate (G) Gate (G) _{p p p p n n}

  V GS > 0

  V GS = 0 Source (S) Source (S)

  n-JFET saat GS diberi tegangan forward n-JFET saat GS diberi tegangan 0 (V GS =0) (V >0) Arus I mengalir maksimal

  GS DS

  Arus I DS mengalir maksimal

  I DS Drain (D) n

  Gate (G) p p pp

  I _G n

  V < 0 _GS Source (S)

  n-JFET saat GS diberi tegangan reverse (V <0)

  GS Terjadi pelebaran daerah depelesi di sekitar junction.

  Arus I terhambat, sehingga arus yang mengalir tidak dapat maksimal

  DS

  I DS _DS

  I _{I DS} Drain (D) _n Drain (D) _{n Drain (D) n} Gate (G) _{p p pp} Gate (G) _{p p pp Gate (G) p p p p}

  I G _{G n}

  I _{n I G n}

  V GS1 < 0

  V GS2 < 0 _{V < 0 GS3} Source (S)

  Source (S) Source (S)

  n-JFET saat GS diberi tegangan reverse (V GS3 <V GS2 <V GS1 <0) Semakin lebar daerah deplesinya, arus semakin sulit lewat. Pada V GS tertentu, arus yang lewat adalah nol. V GS pada kondisi ini desibut V GS(OFF) atau V P. _{Ya benar, arus I DS tidak akan mengalir.}

  Apa yang terjadi ketika V makin negatif?

  GS

  Karakteristik I -- V DS GS n-JFET

  I _DS

  I _DSS

  V _GS

  V _P

  Hubungan antara arus IDS dan tegangan VGS memenuhi suatu persamaan

  2

  = 1 −

  I DS = arus dari Drain ke Sourve V =tegangan antara Gate dan Source

  GS

  I DSS = arus maksimum dari Drain ke Source (suatu konstanta)

  V P = tegangan yang mengakibatkan arus I DS menjadi nol (suatu konstanta) Arus yang mengalir dari Drain ke Source:

  2 = 1 −

  Arus Gate-Source (I GS )

  Bias tegangan apakah yang diberikan pada junction Gate-Source yang dapat mengatur arus I DS ? reverse bias . Bagaimana arus yang lewat junction ketika kondisi reverse bias? Arus pada saat reverse bias adalah nol.

  Sehingga arus I G pada JFET adalah nol

  I =0 G Struktur MOS (Metal Oxide Semiconductor)

  Struktur MOS membentuk suatu lapisan metal (konduktor), oksida (isolator), dan semikonduktor, sebagaimana ditunjukkan gambar berikut:

  

M E T A L

O X I D E

SEMICONDUCTOR

  Struktur MOS

  M + + + + + + + + + + + + O - - - - - - - - - - - - - - - - - S p

  Suatu MOS ketika diberikan suatu tegangan antara metal dengan semikonduktornya. Perhatikan adanya muatan yang mungkin terkumpul di bawah lapisan oksida ketika pada metal terdapat muatan! Mengapa bisa terjadi?

  hole

  Apa pembawa muatan mayoritas pada semikonduktor tipe p? Apa yang terkumpul pada lapisan di bawah oksida pada gambar di atas? elektron

  Ya, ada. Lapisan dibawah oksida

  Apakah terjadi perubahan sifat semikonduktor di bawah lapisan oksida?

menjadi semikonduktor tipe n, pembawa mayoritas sekarang adalah elektron. MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Struktur MOSFET

  

Gate (G)

Source Drain (D)

  (S) n+ n n p

  Lapisan tipis tipe n, dibuat pada _{saat fabrikasi}

  n-MOSFET Depletion Pada n-MOSFET depletion, sudah dibuatkan suatu lapisan tipe n (berlawanan dengan tipe semikonduktornya) dibawah lapisan oksida. Sehingga terdapat suatu jalur dengan type sama antara Drain dan Source. Jalur ini selanjutnya disebut channel. Pemberian tegangan V GS nantinya akan dapat mempengaruhi keberadaan channel ini, dari channel yang lebar menjadi channel yang sempit bahkan hilang.

  

Gate (G)

Source Drain (D)

  (S) n n p

  n-MOSFET Enhancement Pada n-MOSFET Enhancement, pembentukan channel akan terjadi saat V GS diberi tegangan (terjadi penambahan chanel, to enhance) Pengaruh Pemberian Tegangan pada MOSFET Arus yang pada MOSFET Arus ke Gate (I G )

  Perhatikan bahwa antara gate dengan lapisan lainnya dibatasi oleh silikon yang merupakan isolator yang sangat baik, sehingga arus yang dapat menembus (melewati) gate adalah nol.

  I =0 G DS Arus Drain Source (I ) n-MOSFET Depletion.

  Prinsip kerja n-MOSFET Depletion sangat mirip dengan JFET, yaitu pemberian tegangan negatif antara Gate dan source dapat mengurangi lebar channel. Persamaan arus yang berlaku adalah sama yaitu

  2

  = 1 −

  I DS = arus dari Drain ke Source

  V GS =tegangan antara Gate dan Source I = arus maksimum dari Drain ke Source (Konstanta)

  DSS

  V P = tegangan yang mengakibatkan arus I DS menjadi nol (konstanta) Arus yang mengalir dari Drain ke Source pada D-MOSFET:

  2 = 1 − n-MOSFET Enhancement

  Prinsip kerja n-MOSFET Enhancement berbeda dengan kedua tipe FET sebelumnya. Pemberian tegangan VGS dimaksudkan untuk menambahkan adanya suatu channel dibawah lapisan oksida sehingga nantinya terdapat jalur arus dari Drain menuju Source.

  2

  = −

  I DS = arus dari Drain ke Source V =tegangan antara Gate dan Source

  GS

2 K

  = Konstantan MOSFET (Ampere/Volt ) V = tegangan V yang mengakibatkan arus I menjadi nol. Konstanta.

  T GS DS Simbol-simbol FET JFET

  D D G

  G S S

  JFET kanal P JFET kanal N

  D-MOSFET D Bulk (Semikonduktor) Bulk (Semikonduktor)

  G S

  D-MOSFET kanal P D-MOSFET kanal N

  E-MOSFET D

  D Bulk (Semikonduktor) Bulk (Semikonduktor) G

  G S S

  E-MOSFET kanal N E-MOSFET kanal P Perhatikan bahwa simbol-simbol FET sangat mirip dengan struktur-struktur FET! Setuju? Pada simbol MOSFET, sering kali digambarkan tanpa menggunakan kaki Bulk. Jadi hanya terdapat D,

  G, dan S. Umumnya Bulk pada n terhubung dengan tegangan terendah, sedangkan Bulk tipe p

  Pemberian Tegangan Bias pada JFET (Rangkaian dengan FET)

  Pada JFET kanal n, untuk membuat JFET aktif (arus dapat dikontrol oleh VGS) tegangan pada Drain lebih positif dibandingkan tegangan pada Source. Drain terhubung dengan VDD sedangkan Source terhubung dengan VSS atau Ground.

  Voltage Source Biasing 1k R D

  D G V = -4V p

  I DSS =12 mA V =-2V GS S

  (1) Diketahui suatu rangkaian yang menggunakan JFET n-channel dengan IDSS=12mA dan VP=-4V seperti ditunjukkan gambar di atas. Antara VDD dengan Drain terdapat RD= 1k ohm Berapakah arus IDS dan tegangan VDS yang terjadi?

  Jawab: Sesuai dengan persamaan arus pada JFET n-channel bahwa :

  2 = 1 −

  Maka

  2 −2 = 12

  

1 −

−4

  

2

  1

  1

= 12 = 12 = 3

1 −

  2

  4 Loop tegangan yang dibentuk oleh V DD , R D , FET, dan Ground mempunyai persamaan:

• = sehingga

  10 = 3 100 Ω +

  Diperoleh = 10

  − 3 1 Ω = 7

  S Self Bias Dengan R V = +10V

  DD R D

  I DS 1k

  D

  I G V = -4V

  p

  I = 8 mA

  DSS

  G S R G

  I DS

  1M R S 1,5k

  (2) Diketahui suatu rangkaian yang menggunakan JFET n-channel dengan IDSS=8mA V P =-4V seperti ditunjukkan gambar di atas. Berapakah arus I dan tegangan V yang terjadi?

DS DS

  Jawab: Persamaan arus yang terjadi pada JFET adalah

  

2

= 1 − …………………… (i)

  Arus I pada JFET adalah 0 A (Mengapa? Jika tidak bisa menjawab berarti halaman _G sebelumnya ada yang terlewat membacanya).

  V =-I R = 0V (Mengapa?) _{G G G} Sementara itu, V =V -V (Mengapa? Saudara pasti tahu) _{GS G S} Diperoleh V =-V _{S GS}

  …………………… (ii) Arus I mengalir pada R dan R . _{DS S D} V =I R Subtitusi Vs dengan (ii) diperoleh _{S DS S}

• V =I R _{GS DS S} =

  − …………….. (iii)

  9 _{4 5}

  _{7 8}

  6 _{ID S 1 2}

  3

• 5 -4 -3 -2 -1
_VGS

  Diperoleh dua persamaan IDS dari (i) dan (ii), kita dapat mencari nilai V dari sini. Diperoleh: _GS

  2 =

  1

  − − Dengan R =1.5k =8mA, dan V =-4V diperoleh _{S DSS P GS} V =-2.26V atau

  Ω, I V =-7.07V. _GS (Hitunglah sendiri secara rinci, it’s about “persamaan kuadrat”) Karena rentang kerja arus IDS dapat mengalir jika V berada diantara _GS V dan 0V maka VGS yang mungkin adalah _P

  V =-2.26 _GS

  Dengan demikian

  −2.26

  = = = 1.5 − −

  1.5 Ω

  VDS dapat dicari dengan menyelesaikan persamaan loop yang

  V DD = +10V

  terbentuk dari VDD, RD, DS, RS, dan Ground

  R D

• = +

  I DS 1k

  = . Ω + . . Ω

• = .

  D

  I G V = -4V p

  I DSS = 8 mA G S R G

  Mudah ya?

  I DS

  1M R S 1,5k

  Bias Pembagi Tegangan

  V DD = +15V _D R

  I DS 1k R G1

  D 200k

  I G

  V p = -4V

  I DSS =8 mA

  G S R S R G2 1,5k

  I DS 100k

  (3) Carilah I DS dan V DS untuk rangkaian di atas! Jawab: Persamaan arus yang terjadi pada JFET adalah

  

2

= 1 − …………………… (i)

  Arus I pada JFET adalah 0 A . _G V = (Mengapa? Karena IG=0 maka arus yang melewati RG1 dan _G

  2

• 1

2 RG2 adalah sama, sehingga …… silahkan dilanjutkan)

  V = 5V _G Sementara itu, V =V -V (Mengapa? Saudara pasti tahu) _{GS G S} Diperoleh V =5V-V _{S GS}

  …………………… (ii) Arus I mengalir pada R dan R . _{DS S D} V =I R Subtitusi Vs dengan (ii) diperoleh _{S DS S}

  5V-V =I R _{GS DS S}

  5 −

  = …………….. (iii)

  9 _{4 5}

  _{7 8}

  6 _{ID S 2 1}

  3

• 5 -4 -3 -2 -1
_VGS

  Diperoleh dua persamaan IDS dari (i) dan (ii), kita dapat mencari nilai V dari sini. Diperoleh: _GS

  2

  5 − =

  1 −

  Dengan R =8mA, dan V =-4V diperoleh _{S DSS P GS} V =-1.1 atau =1.5kΩ, I V =-8.2 V. _GS

  (Hitunglah sendiri secara rinci, it’s about “persamaan kuadrat”) Karena rentang kerja arus IDS dapat mengalir jika V berada diantara _GS V dan 0V maka VGS yang mungkin adalah _P

  V =-1.1V _GS

  Dengan demikian

  5

  5 − −(−1.1 )

  = = = 4.07

  1.5 Ω

  VDS dapat dicari dengan menyelesaikan persamaan loop yang

  V DD = +15V _D terbentuk dari VDD, RD, DS, RS, dan Ground R

• =

  I DS 1k

• R G1

  = . Ω + . . Ω

  D 200k

  = .

  I _G

  V p = -4V I =8 mA

  DSS G S _G2 R S R Mudah juga ya?

  1,5k

  I DS 100k Tugas: 1. Ulangi contoh-contoh di atas dengan tulisan tangan saudara.

  2. Ulangi contoh (1) dengan V DD =12 V, V GS =-2V, V P =-3V, I DSS = 6mA, R D =1kΩ

  5. Diketahui rangkain JFET bias pembagi tegangan. JFET yang digunakan adalah mempunyai

  D dan R S yang harus

  =1MΩ. Jika diinginkan IDS=5mA dan VDS=15, berapakah nilai R

  6. Diketahui Rangkain Self Bias JFET dengan menggunakan VDD 22V. JFET yang digunakan mempunyai karakteristik V P =-2.5V dan I DSS =6mA. Pada rangkaian juga sudah terpasang R G

  yang digunakan adalah 15V dan R G2 yang terpasang adalah 100kΩ. Berapakah R G1 , R S , R D yang harus dipasang agar diperoleh V G =5V, I DS =4mA, dan V D =11V?

  DD

  IDSS=9mA dan VP=-3V. V

  4. Ulangi contoh (3) dengan V DD =21 V, R G1 =500kΩ, R G2 =1MΩ,V P =-3V, I DSS = 9mA, R D =1kΩ, R S =1.5kΩ

  3. Ulangi contoh (2) dengan V

  D =1kΩ, R S =1.5kΩ

  = 6mA, R

  DSS

  =-2.5V, I

  

G =1MΩ, V P

  =22 V, R

  DD

  dipasang? Kumpulkan langsung tugas pada hari Senin, 13 Desember 2010, antara jam 10 s.d 14.00 (kecuali yang sedang kuliah penuh pada jam tersebut silahkan konfirmasi langsung dengan saya). Saya tunggu di ruangan saya di depan Lab. Infomatika dan Komputer. Tugas ini harus dikumpulkan sendiri, karena sekaligus akan dilakukan evaluasi untuk masing-masing mahasiswa. Pertanyaan dapat dilakukan lewat sms atau email. Terima kasih.