Implementasi CPU PLC (Programmable Logic Control) menggunakan Mikrokontroller Atmega32 - USD Repository

TUGAS AKHIR

  

IMPLEMENTASI CPU PLC ( PROGRAMMABLE LOGIC

CONTROL) MENGGUNAKAN MIKROKONTROLLER

  

ATMEGA32

Diajukan untuk memenuhi salah satu syarat

untuk memperoleh gelar Sarjana Teknik pada

  

Program Studi Teknik Elektro

Fakultas Sains dan Teknologi Universitas Sanata Dharma

Disusun oleh:

EDI GUNAWAN

  

045114070

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS SAINS DAN TEKNOLOGI

UNIVERSITAS SANATA DHARMA

YOGYAKARTA

  

2009

FINAL PROJECT

  

IMPLEMENTATION CPU PLC (PROGRAMMABLE LOGIC

CONTROL) USED MICROCONTROLLER ATMEGA32

In partial fulfilment of the requirements

For the degree of Sarjana Teknik

  

Electrical Engineering Study Program

Electrical Engineering Departement

Science and Technology Faculty Sanata Dharma University

  

By :

EDI GUNAWAN

045114070

  

ELECTRICAL ENGINEERING STUDY PROGRAM

ELECTRICAL ENGINEERING DEPARTEMENT

SCIENCE AND TECHNOLOGY FACULTY

SANATA DHARMA UNIVERSITY

HALAMAN PERSEMBAHAN DAN MOTTO HIDUP

  Karya ini ku persembahkan kepada :  Ku ucapkan syukur kepada Tuhan Yang Maha Esa.

   Kedua orang tuaku yang sudah memberikan kepercayaan untuk melanjutkan studi di Yogyakarta.

   Mbak Rinawati

  yang selalu memberikan semangat untuk segera menyelesaikan skripsi ini dan aku mensyukuri keberadaan mu di sisi ku.

   Teman-teman yang sudah membantu.

  

Hidup itu tidak semudah membalikkan telapak tangan.

  Ada kemauan pasti ada jalan Terus berjuang tiada henti .

  

INTISARI

  CPU PLC (controll processing unit PLC) adalah alat yang digunakan untuk menyimpan, menjalankan program PLC yang dikirim oleh konsol atau PC. Pada CPU PLC data kiriman akan diolah dan dieksekusi hingga didapatkan output dari CPU PLC.

  CPU PLC ini bekerja setelah mendapatkan kode kiriman dan, kode kiriman berupa intruksi-intruksi PLC. Kode kiriman akan dieksekusi dan dibandingkan dengan kode yang tersimpan di dalam CPU PLC. Pengkodean intruksi-intruksi logika PLC dalam bentuk biner dan heksa. Kode kiriman yang diterima akan diproses oleh CPU PLC dan CPU PLC dari memori mikrokontroler ATmega32.

  Dari hasil penelitian dan percobaan, CPU PLC ini telah bekerja sesuai dengan perancangan. Hal ini dapat dibuktikan dari hasil pengujian kode kiriman dari konsol atapun dari PC berupa bahasa mnemonic LD 001 AND 002 OUT 101, LD 001 OR 002 ANDNOT 003 OUT 101, LD 001 TIM #100 LD TIM 001 OUT 101, LD 001 OR 002 OUT 101, LD 001 CNT #05 LD CNT 001 OUT 101, LD 005 OUT NOT 105. Program TIM mencacah 100 detik dan program CNT mencacah dari luar sebanyak 5 kali. Untuk semua modul input dan output dapat berfungsi sesuai dengan perancangan. Kegagalan komunikasi dikarenakan penerimaan data komunikasi masih belum sempurna, sehingga CPU PLC mengalami kegagalan pengiriman data.

  Kata kunci: Bahasa Mnemonik, CPU PLC, Intruksi-intruksi PLC.

  

ABSTRACT

  CPU PLC (controll processing of unit PLC) is device used for save, running program sent by console or PC. From the CPU PLC sent code will be processed and executed is until get by output from CPU PLC.

  This CPU PLC work after getting of consignment code, and consignment code in the form of instrucsion-instrucsion PLC. Consignment code will be executed and compared file code save in CPU PLC. Code Intruksion-Intruksion logic PLC form of binary and heksa. Consignment code accepted will be processed CPU PLC and CPU PLC from memory microcontroller ATMEGA32.

  From result of research and this attempt, CPU PLC have worked as according to plane. This matter can be provable from result of examination of consignment code from console and PC form of programe and mnemonic language LD 001 AND 002 OUT 101, LD 001 OR 002 AND NOT 003 OUT 101, LD 001 TIM # 100 LD TIM 001 OUT 101, LD 001 OR 002 OUT 101, LD 001 CNT # 05 LD CNT 001 OUT 101, LD 005 OUT NOT 105. Programe of count TIM start 100 second and programe the CNT count from outside as much 5 rivers. For all module of input and output can function agree with of scheme. Communications failure because of acceptance of communications date not yet complete, so that CPU PLC experience of the failure of date delivery.

  Keyword: Mnemonic Language, CPU PLC, Instrucsion-Instrucsion PLC.

KATA PENGANTAR

  Puji dan syukur penulis panjatkan kepada Tuhan Yang Maha Esa atas berkat

dan rahmat-Nya sehingga penulis dapat menyelesaikan karya tulis berjudul

“Implementasi CPU PLC (POGRAMMABLE LOGIC CONTROL) Menggunakan

mikrokontroler ATMEGA32”.

  Karya tulis ini merupakan salah satu syarat untuk memperoleh gelar Sarjana

Teknik pada Program Studi Teknik Elektro Universitas Sanata Dharma. Penulisan

skripsi ini didasarkan pada hasil-hasil yang penulis dapatkan selama tahap

perancangan, pembuatan dan pengujian alat.

  Penulisan skripsi ini tidak terlepas dari bantuan berbagai pihak. Untuk itu, penulis mengucapkan terima kasih kepada: Yosef Agung Cahyanta, S.T.,M.T.. Selaku Dekan Fakultas Sains dan 1. Teknologi Universitas Sanata Dharma Yogyakarta.

  2. B. Wuri Harini, S.T.,M.T.. selaku Ketua Jurusan Teknik Elektro Universitas Sanata Dharma Yogyakarta.

  Bapak Martanto, S.T., M.T., selaku dosen pembimbing I karya tulis 3. yang telah meluangkan waktu, tenaga, dan pikirannya untuk membimbing penulis.

  4. Ibu Wiwien Widyastuti, S.T., M.T., selaku dosen pembimbing II karya

  tulis yang telah meluangkan waktu, tenaga, dan pikirannya untuk membimbing penulis.

  5. Segenap karyawan sekretariat Fakultas Sains dan Teknologi.

  6. Segenap dosen dan laboran Teknik Elektro Universitas Sanata

  

DAFTAR ISI

Halaman Sampul (Bahasa Indonesia)

  ............................................................. i

  Halaman Sampul (Bahasa Inggris) ................................................................. ii

Halaman Pengesahan oleh Pembimbing ......................................................... iii

Halaman Pengesahan oleh Penguji ................................................................. iv

Halaman Pernyataan Keaslian Karya ............................................................ v Halaman Persembahan dan Moto Hidup

  ....................................................... vi Halaman Pernyataan Persetujuan Publikasi Karya Ilmiah Untuk .............

  Kepentingan Akademis

  ..................................................................................... vii

  

Intisari ................................................................................................................ viii

Abstract ............................................................................................................... ix

Kata Pengantar

  ................................................................................................. x

  

Daftar Isi ........................................................................................................... xii

xviii Daftar Gambar .................................................................................................

  

Daftar Tabel ...................................................................................................... xxv

Daftar Lampiran .............................................................................................. xxvi

BAB I PENDAHULUAN

  ................................................................................. 1

  1.1 Judul ............................................................................................................. 1

  1.2 Latar Belakang Masalah ............................................................................... 1

  1.3 Tujuan dan Manfaat Penelitian .................................................................... 2

  1.4 Batasan Masalah .......................................................................................... 2

  1.5 Metodologi Penelitian .................................................................................. 3

  xiii

  BAB II DASAR TEORI ................................................................................... 5

  2.1 PLC .............................................................................................................. 5

  2.1.1 Diagram Ladder ..................................................................................... 8

  2.1.1.1 Normally Open ................................................................................. 8

  2.1.1.2 Normally Close ................................................................................ 9

  2.1.1.3 Keluaran (Output) ............................................................................ 9

  2.1.2 Instruksi-instruksi Logika dalam PLC .................................................. 9

  2.1.2.1 Instruksi LOAD (LD) dan LOAD Not (LDNOT) ........................... 10

  2.1.2.2 Instruksi AND dan AND NOT ........................................................ 10

  2.1.2.3 Instruksi OR dan ORNOT ................................................................ 12

  2.1.2.4 Instruksi END .................................................................................. 14

  2.2 Mnemonic .................................................................................................... 15

  2.3 Mikrokontroller ATmega32 ......................................................................... 16

  2.3.1 Fitur ATmega32 ..................................................................................... 17

  2.3.2 Organisasi Memori ................................................................................. 20

  2.3.2.1 Memori Program .............................................................................. 21

  2.3.2.2 Memori Data .................................................................................... 21

  2.3.2.3 EEPROM ......................................................................................... 22

  2.3.2.3.1 Register EEARH and EEARL ................................................... 22

  2.3.2.3.2 Register EEDR ........................................................................... 23

  2.3.2.3.3 Register EECR ........................................................................... 23

  2.3.3 Register Serbaguna ................................................................................ 24

  xiv

  3.1 Diagram Blok Perancangan CPU PLC ........................................................ 42

  3.2.1.4.3 Indikator Supplay CPU PLC ...................................................... 47

  3.2.1.4.2 Indikator Komunikasi Serial RS-232 ......................................... 46

  3.2.1.4.1 Indikator Error ............................................................................ 46

  3.2.1.4 Indikator LED .................................................................................. 45

  3.2.1.3 Rangkaian Osilator ........................................................................... 44

  3.2.1.2 Rangkaian Reset ............................................................................... 44

  3.2.1.1 Konstruksi Rangkaian Mikrokontroller ........................................... 43

  3.2.1 Rangkaian Mikrokontroller .................................................................... 43

  3.2 Perancangan Perangkat Keras ...................................................................... 43

  

BAB III PERANCANGAN PENELITIAN .................................................... 42

  2.3.5 Register I/O dan Port I/O ....................................................................... 26

  2.6 Driver Relay .................................................................................................. 41

  2.5 Relay ............................................................................................................ 40

  2.4 Komunikasi Serial ........................................................................................ 37

  2.3.8 USART ................................................................................................... 33

  2.3.7 SPI (Serial Peripheral Interface) ............................................................ 32

  2.3.6.3 Special Function Register I/O .......................................................... 31

  2.3.6.2 TIFR ................................................................................................. 31

  2.3.6.1 TIMSK (Timer/Counter Interrupt Mask Register) ........................... 30

  2.3.6 Timer/Counter ........................................................................................ 29

  3.2.1.4.4 Indikator Input ............................................................................ 48

  xv

  3.2.2 Komunikasi Serial RS-232 ..................................................................... 52

  3.3 Perancangan Perangkat Lunak ..................................................................... 53

  3.3.1 Komunikasi Serial .................................................................................. 53

  3.3.2 Diagram Alir Utama pada Mikrokontroller ........................................... 55

  3.3.2.1 Subrutin Pembacaan Isi Alamat Memori PLC ................................. 57

  3.3.2.2 Subrutin Pemilihan Kode ................................................................. 58

  3.3.2.3 Subrutin Logika LD ......................................................................... 62

  3.3.2.4 Subrutin Logika LDNOT ................................................................. 63

  3.3.2.5 Subrutin Logika AND ...................................................................... 65

  3.3.2.6 Subrutin Logika ANDNOT .............................................................. 66

  3.3.2.7 Subrutin Logika OR ......................................................................... 67

  3.3.2.8 Subrutin Logika ORNOT ................................................................. 68

  3.3.2.9 Subrutin Logika Timer ..................................................................... 69

  3.3.2.10 Subrutin Logika LD TIM ............................................................... 73

  3.3.2.11 Subrutin Logika LD TIM NOT ...................................................... 74

  3.3.2.12 Subrutin Logika AND TIM ............................................................ 75

  3.3.2.13 Subrutin Logika AND TIM NOT .................................................. 76

  3.3.2.14 Subrutin Logika OR TIM ............................................................... 78

  3.3.2.15 Subrutin Logika OR TIM NOT ..................................................... 79

  3.3.2.16 Subrutin Logika OUT .................................................................... 80

  3.3.2.17 Subrutin Logika OUTNOT ............................................................ 81

  3.3.2.18 Subrutin Logika Counter ................................................................ 83

  xvi

  3.3.2.20 Subrutin Logika LD CNT NOT ..................................................... 87

  3.3.2.21 Subrutin Logika AND CNT ........................................................... 88

  3.3.2.22 Subrutin Logika AND CNT NOT .................................................. 89

  3.3.2.23 Subrutin Logika OR CNT .............................................................. 90

  3.3.2.24 Subrutin Logika OR CNT NOT ..................................................... 91

  

BAB IV HASIL PENGAMATAN dan PEMBAHASAN ............................... 93

  4.1 Model CPU PLC ........................................................................................... 93

  4.2 Prinsip dan Cara Kerja CPU PLC ................................................................. 94

  4.3 Analisa Perangkat Lunak .............................................................................. 96

  4.3.1 Inisialisasi................................................................................................ 96

  4.3.2 Komunikasi ............................................................................................. 96

  4.3.3 Pembacaan kode Kiriman Pada memori CPU PLC ................................ 98 4.3.4 Pembandingan Kode Kiriman dengan Kode Yang Disimpan.................

  Pada Memori CPU PLC ......................................................................... 99

  4.4 Analisa Perangkat Keras(komunkasi console dengan CPU PLC) ................ 100

  4.4.1 Logika LD dan Logika AND .................................................................. 100

  4.4.2 Logika LD dan Logika OR ..................................................................... 104

  4.4.3 Logika Counter........................................................................................ 107

  4.4.4 Logika Timer........................................................................................... 112

  4.4.5 Logika ON-OFF ...................................................................................... 117

  4.4.6 Logika LD NOT dan Logika OR NOT ................................................... 119

  4.4.7 Logika LD dan logika OUT .................................................................... 121

  xvii

  4.6 Analisa Data Error Saat Komunikasi ............................................................ 130

  4.7 Logika OUT NOT ........................................................................................ 131

  BAB V KESIMPULAN dan SARAN

  .............................................................. 133

  5.1 Kesimpulan ................................................................................................... 133

  5.2 Saran.............................................................................................................. 133

  

DAFTAR GAMBAR

Gambar 2.1 Sistem Layout dan Hubungan PLC ................................................ 6Gambar 2.2 Konfigurasi Simbol NO ................................................................. 9Gambar 2.3 Konfigurasi Simbol NC .................................................................. 9Gambar 2.4 Konfigurasi Simbol Output ............................................................ 9Gambar 2.5 Diagram Ladder Instruksi LD dan LDNOT ................................... 10Gambar 2.6 Diagram Ladder Instruksi AND dan ANDNOT ............................ 10Gambar 2.7 Diagram Ladder Instruksi OR dan ORNOT .................................. 13Gambar 2.8 Diagram Ladder Instruksi END ..................................................... 15Gambar 2.9 Konfigurasi Pin ATmega32 ........................................................... 18Gambar 2.10 Arsitektur ATmega32 ................................................................... 19Gambar 2.11 Organisasi Memori ATmega32 .................................................... 20Gambar 2.12 Peta Memori data AVR ATmega32 ............................................. 21Gambar 2.13 Register EEARH dan EEARL ...................................................... 22Gambar 2.14 Register EEDR ............................................................................. 23Gambar 2.15 Register EECR ............................................................................. 23Gambar 2.16 Register Serbaguna dari ATmega32 ............................................ 25Gambar 2.17 Register Serbaguna ....................................................................... 25Gambar 2.18 Stack Pointer ................................................................................ 26Gambar 2.19 Register I/O dan Port I/O ............................................................. 27Gambar 2.20 Register SFIOR ............................................................................ 27Gambar 2.21 Port A,B,C,D ................................................................................ 28

  xix

Gambar 2.23 TIMSK (Timer/Counter Interupt Mask Register) ........................ 30Gambar 2.24 TIFR ............................................................................................. 31Gambar 2.25 Special Function Register I/O ...................................................... 31Gambar 2.26 SPI (Serial Pheripheral Interface) ................................................ 33Gambar 2.27 USART ......................................................................................... 34Gambar 2.28 UBRRH dan UBRRL ................................................................... 35Gambar 2.29 UCSRC ......................................................................................... 35Gambar 2.30 Komunikasi Serial DB9 ............................................................... 38Gambar 2.31 IC MAX232 ................................................................................. 39Gambar 2.32 Relay ............................................................................................. 40Gambar 2.33 IC ULN2803 Driver Relay............................................................ 41Gambar 3.1 Diagram Blok Sistem CPU PLC .................................................... 42Gambar 3.2 Konfigurasi Rangkaian Reset ......................................................... 44Gambar 3.3 Konfigurasi Rangkaian Osilator ..................................................... 44Gambar 3.4 Indikator Error CPU PLC ............................................................... 46Gambar 3.5 Indikator Komunikasi Serial RS-232 dengan CPU PLC ............... 47Gambar 3.6 Indikator Supply CPU PLC ............................................................ 47Gambar 3.7 Indikator Input ................................................................................ 49Gambar 3.8 Indikator Output dan Relay ............................................................ 51Gambar 3.9 Konfigurasi Komunikasi RS-232 ................................................... 53Gambar 3.10 Subrutin Komunikasi Serial ......................................................... 54Gambar 3.11 Aktivasi Komunikasi Serial ......................................................... 55

  xx

Gambar 3.13 Diagram alir Pembacaan Isi Alamat Memori PLC ...................... 58Gambar 3.14 Subrutin Pemilihan Kode ............................................................. 59Gambar 3.15 Lanjutan Subrutin Pemilihan Kode .............................................. 60Gambar 3.16 Lanjutan Subrutin Pemilihan Kode ............................................... 61Gambar 3.17 Lanjutan Subrutin Pemilihan Kode .............................................. 62Gambar 3.18 Diagram Alir Subrutin LD ........................................................... 63Gambar 3.19 Diagram alir Subrutin LD NOT ................................................... 64Gambar 3.20 Diagram alir Subrutin AND ......................................................... 65Gambar 3.21 Diagram Alir Subrutin ANDNOT ................................................ 66Gambar 3.22 Diagram Alir Subrutin OR ........................................................... 67Gambar 3.23 Diagram Alir Subrutin ORNOT ................................................... 69Gambar 3.24 Aktivasi Timer .............................................................................. 70Gambar 3.25 Subrutin Timer ............................................................................. 72Gambar 3.26 Logika LD TIM ............................................................................ 73Gambar 3.27 Logika LD TIM NOT ................................................................... 74Gambar 3.28 Logika AND TIM ......................................................................... 75Gambar 3.29 Logika AND TIM NOT ............................................................... 77Gambar 3.30 Logika OR TIM ............................................................................ 78Gambar 3.31 Logika OR TIM NOT .................................................................. 79Gambar 3.32 Diagram alir Logika OUT ............................................................ 81Gambar 3.33 Diagram alir Logika OUT NOT ................................................... 82Gambar 3.34 Logika Counter ............................................................................. 83

  xxi

Gambar 3.36 Logika LD CNT ........................................................................... 86Gambar 3.37 Logika LD CNT NOT .................................................................. 87Gambar 3.38 Logika AND CNT ........................................................................ 88Gambar 3.39 Logika AND CNT NOT ............................................................... 89Gambar 3.40 Logika OR CNT ........................................................................... 91Gambar 3.41 Logika OR CNT NOT .................................................................. 92Gambar 4.1 Model CPU PLC ............................................................................. 93Gambar 4.2 Potongan Program Komunikasi ...................................................... 96Gambar 4.3 Program Menyimpan Pada Memori CPU PLC ............................... 97Gambar 4.4 Hasil komunikasi disimpan pada memori CPU PLC ...................... 97Gambar 4.5 Program pembacaan memori .......................................................... 98Gambar 4.6 kode yang terbaca pada memori CPU PLC..................................... 99Gambar 4.7 potongan program kode yang akan dibandingkan........................... 99Gambar 4.8 diagram ladder 1.............................................................................. 100Gambar 4.9 logika LD 001 aktif dan logika AND 002 tidak aktif ..................... 101Gambar 4.10 logika LD 001 tidak aktif dan logika AND 002 aktif ................... 101Gambar 4.11 program eksekusi logika LD ......................................................... 102Gambar 4.12 hasil eksekusi yang tersimpan di memori CPU PLC .................... 102Gambar 4.13 program logika AND 002.............................................................. 103Gambar 4.14 program logika OUT 101 .............................................................. 103Gambar 4.15 hasil diagram ladder 1 ................................................................... 104Gambar 4.16 diagram ladder 2............................................................................ 104

  xxii

Gambar 4.18 hasil diagram ladder 2 logika LD ................................................. 106Gambar 4.19 hasil diagram ladder 2 logika OR ................................................. 107Gambar 4.20 diagram ladder 3 logika counter ................................................... 107Gambar 4.21 pembacaan logika LD untuk logika counter ................................. 109Gambar 4.22 alur kerja logika counter................................................................ 109Gambar 4.23 logika LD CNT untuk memanggil hasil eksekusi CNT ................ 110Gambar 4.24 hasil dari logika counter ................................................................ 111Gambar 4.25 logika CNT tidak mendapat input ................................................. 111Gambar 4.26 hasil diagram ladder 3 dari logika counter.................................... 111Gambar 4.27 diagram ladder 4 logika timer....................................................... 112Gambar 4.28 hasil diagram ladder 4 dari logika timer 100ms............................ 112Gambar 4.29 hasil pengujian TIM 50ms............................................................. 114Gambar 4.30 hasil pengujian TIM 150ms........................................................... 114Gambar 4.31 hasil pengujian TIM 200ms........................................................... 115Gambar 4.32 hasil pengujian TIM 250ms........................................................... 115Gambar 4.33 hasil pengujian TIM 50ms............................................................. 115Gambar 4.34 hasil pengujian TIM 150ms........................................................... 115Gambar 4.35 hasil pengujian TIM 200ms........................................................... 116Gambar 4.36 hasil pengujian TIM 250ms........................................................... 116Gambar 4.37 diagram ladder 5 logika ON OFF.................................................. 117Gambar 4.38 logika ON-OFF untuk logika LD 01 ............................................. 118Gambar 4.39 logika ON-OFF untuk logika OR 02............................................. 118

  xxiii

Gambar 4.41 diagram ladder 6 logika LD NOT 004 ..........................................

  dan logika OR NOT 005 ................................................................ 119 Gambar 4.42 Logika LD NOT 004 tidak aktif .................................................. dan logika OR NOT 005 aktif........................................................ 120 Gambar 4.43 hasil logika LD NOT 004 tidak aktif ........................................... dan logika OR NOT 005 aktif ....................................................... 120 Gambar 4.44 logika LD NOT 004 aktif ............................................................. dan logika OR NOT 005 tidak aktif .............................................. 120 Gambar 4.45 hasil logika LD NOT 004 aktif ..................................................... dan logika OR NOT 005 tidak aktif .............................................. 120

Gambar 4.46 logika LD NOT 004 aktif dan logika OR NOT 005 aktif ............ 120 Gambar 4.47 hasil logika LD NOT 004 aktif ....................................................

  dan logika OR NOT 005 aktif ....................................................... 121

Gambar 4.48 diagram ladder 7 logika LD dan logika OUT ............................... 121Gambar 4.49 hasil dari diagram ladder 7 logika LD 001 dan OUT 101............. 122Gambar 4.50 hasil dari diagram ladder 7 logika LD 002 dan OUT 102............. 123Gambar 4.51 hasil dari diagram ladder 7 logika LD 003 dan OUT 103............. 123Gambar 4.52 hasil dari diagram ladder 7 logika LD 004 dan OUT 104............. 123Gambar 4.53 hasil dari diagram ladder 7 logika LD 005 dan OUT 105............. 123Gambar 4.54 hasil dari diagram ladder 7 logika LD 006 dan OUT 106............. 124Gambar 4.55 hasil dari diagram ladder 7 logika LD 007 dan OUT 107............. 124Gambar 4.56 hasil dari diagram ladder 7 logika LD 008 dan OUT 108............. 124

  xxiv

Gambar 4.58 logika LD 002 aktif dan logika OUT 102 aktif............................. 125Gambar 4.59 logika LD 003 aktif dan logika OUT 103 aktif............................. 126Gambar 4.60 logika LD 004 aktif dan logika OUT 104 aktif............................. 126Gambar 4.61 logika LD 005 aktif dan logika OUT 105 aktif............................. 127Gambar 4.62 logika LD 006 aktif dan logika OUT 106 aktif............................. 127Gambar 4.63 logika LD 007 aktif dan logika OUT 107 aktif............................. 128Gambar 4.64 logika LD 008 aktif dan logika OUT 108 aktif............................. 128Gambar 4.65 hasil komunikasi antara PC dengan CPU PLC ............................. 129Gambar 4.66 Diagram ladder 8 logika LD 001 dan logika OUT 101................. 129 Gambar 4.67 diagram ladder 8 logika LD 001 aktif ..........................................

  dan logika OUT 101 aktif .............................................................. 129

Gambar 4.68 hasil pengujian CPU PLC ............................................................. 130Gambar 4.69 Data error saat komunikasi............................................................ 130Gambar 4.70 diagram ladder logika 9 OUT NOT .............................................. 131Gambar 4.71 diagram ladder logika OUT NOT mendapat input LD 005 .......... 131Gambar 4.72 hasil diagram ladder 9 logika OUT NOT...................................... 131Gambar 4.73 hasil dari gambar 4.71 ................................................................... 132

  

DAFTAR TABEL

Tabel 2.1 Tabel Kebenaran Gerbang AND ........................................................ 11Tabel 2.2 Tabel Kebenaran Gerbang ANDNOT ................................................ 12Tabel 2.3 Tabel Kebenaran Gerbang OR ........................................................... 13Tabel 2.4 Tabel Kebenaran Gerbang ORNOT ................................................... 14Tabel 2.5 Mnemonic PLC .................................................................................. 15Tabel 2.6 Pengaturan prescaler ........................................................................... 31Tabel 2.7 Pengaturan Baud Rate ........................................................................ 36Tabel 2.8 Komunikasi Serial DB9 ..................................................................... 38Tabel 4.1 Hasil Pengujian CPU PLC dari diagram ladder 1 .............................. 100Tabel 4.2 Hasil Pengujian CPU PLC dari diagram ladder 2 .............................. 105Tabel 4.3 Hasil Pengujian CPU PLC dari diagram ladder 5 .............................. 116Tabel 4.4 Hasil Pengujian CPU PLC dari diagram ladder 6 .............................. 119Tabel 4.5 Hasil Pengujian CPU PLC dari diagram ladder 7 .............................. 121Tabel 4.6 Perbandingan PLC umum dengan CPU PLC ..................................... 131Tabel 4.7 hasil logika OUT NOT........................................................................ 131

  Daftar lampiran

  Lampiran 1

  1. Kode intruksi dan data ............................................................................ 134

  2. Listing Program....................................................................................... 139

BAB I PENDAHULUAN

  1.1 Judul Implementasi CPU PLC menggunakan mikrokontroler ATmega32.

  1.2 Latar Belakang Masalah

  Pada masa kini, perkembangan teknologi sangat pesat. Hal ini berdampak pada pola hidup manusia yang menuntut segala sesuatunya bergerak cepat, praktis, dan serba instan. Dalam industri sistem pengontrolannya masih dengan elektromekanik yang menggunakan relay-relay, yang masih mempunyai banyak kelemahan, diantaranya kontak-kontak yang dipakai mudah aus karena panas/terbakar atau karena hubung singkat, serta membutuhkan biaya yang cukup besar untuk instalasi, pemeliharaan dan modifikasi dari sistem yang telah dibuat jika di kemudian hari diperlukan modifikasi. Dengan menggunakan PLC hal-hal ini dapat diatasi, karena sistem PLC mengintegrasikan berbagai macam komponen yang berdiri sendiri menjadi suatu sistem kendali terpadu dan dengan mudah merenovasi tanpa harus mengganti semua instrumen yang ada[1].

  PLC (Programmable Logic Controller) adalah suatu sistem elektronika yang dirancang untuk industri, yang menggunakan memori yang dapat diprogram sebagai penyimpanan internal dari instruksi-instruksi untuk menjalankan fungsi- fungsi logika, sequence, waktu, pencacah, dan aritmatika untuk mengontrol

  2 Seiring perkembangan teknologi yang semakin maju terutama pada peralatan elektronika baik PLC ataupun mikrokontroler, penulis berencana akan merancang PLC dengan menggunakan mikrokontroler. Pada mikrokontroler tersebut akan dibuat master program dari fungsi-fungsi logika PLC. Alat ini sering disebut dengan CPU. Master program fungsi-fungsi logika PLC tersebut akan disimpan dalam EEPROM mikrokontroler ATmega32, dan CPU itu akan bekerja sebagai PLC jika CPU itu diprogram sebagai fungsi-fungsi logika PLC. Alat yang digunakan untuk memprogram CPU itu adalah Konsol dan PC.

  1.3 Tujuan dan Manfaat Penelitian

  Tujuan dari pembuatan alat ini adalah merancang dan membuat sebuah PLC baik perangkat keras dan perangkat lunak dengan menggunakan kontrol dari komputer maupun konsol yang dihubungkan ke mikrokontroler sebagai CPU.

  Dalam mikrokontroler akan dibuat master program yang sesuai dengan fungsi- fungsi logika PLC yang di implementasikan pada mikrokontroler ATmega32.

  Penelitian ini dapat memberikan manfaat: 1. Sebagai dasar untuk mengembangkan aplikasi selanjutnya.

  2. Sebagai referensi yang dapat mendukung penelitian selanjutnya yang berkaitan aplikasi mikrokontroler, komunikasi serial dan PLC.

  1.4 Batasan Masalah

  Alat ini mempunyai batasan masalah seperti: 1. Mikrokontroler yang digunakan Atmega 32.

  3

  2. Dalam mikrokontroler akan dibuat program yang berfungsi menerima, membaca dan akan mengeksekusi fungsi-fungsi logika dari Konsol dan PC (Personal Computer) yang telah dituliskan.

  3.

  8 Port Input dan 8 Port Output yang digunakan dalam CPU PLC.

  4. Proses komunikasi data menggunakan komunikasi serial dan komunikasinya hanya satu arah.

  5. Fungsi-fungsi logika PLC meliputi: LD, LDNOT, AND, ANDNOT, OR, ORNOT, TIMER, COUNTER, OUT, OUT NOT, END.

  6. Hanya 1 macam timer saja yang digunakan dalam CPU PLC.

  7. Hanya 1 counter saja yang digunakan dalam CPU PLC.

1.5 Metodologi Penelitian

  Agar dapat melakukan perancangan alat dengan baik, maka penulis membutuhkan masukan serta referensi yang didapatkan dengan metode :

  1. Studi kepustakaan yang mencakup literatur-literatur, gambar- gambar, dan manual.

  2. Mencari informasi dari berbagai media termasuk dari dunia maya (internet).

  3. Membuat perencanaan dan merancang perangkat keras dan perangkat lunak.

  4. Melakukan pengamatan dan pengujian dengan alat yang sudah dirancang terlebih dahulu untuk mengetahui alat sudah bekerja

  4

1.6 Sistematika Penulisan

  Sistematika penulisan tugas akhir ini terbagi menjadi lima bab yang disusun sebagai berikut:

  BAB I. PENDAHULUAN Berisi latar belakang masalah, tujuan dan manfaat penelitian, batasan masalah, metodologi penelitian, dan sistematika penulisan. BAB II. DASAR TEORI Berisi dasar teori komponen-komponen yang akan digunakan dalam penelitian. BAB III. RANCANGAN PENELITIAN Berisi diagram blok dan penjelasan cara kerja secara singkat rancangan perangkat keras dan perangkat lunak. BAB IV. HASIL PENELITIAN DAN PEMBAHASAN Berisi pengamatan kerja dari perangkat keras dan perangkat lunak yang telah dibuat. BAB V. PENUTUP Berisi kesimpulan dan saran untuk perbaikan alat dan penelitian selanjutnya.

BAB II DASAR TEORI Kemajuan teknologi yang berkembang pesat dewasa ini, mengakibatkan

  penulis ingin membuat “PLC yang diimplementasikan menggunakan

  

Mikrokontroller ATmega32”. Dalam perancangan dan pembuatan PLC ini,

  harus mengetahui terlebih dahulu prinsip kerja dasar dan piranti atau komponen yang akan digunakan.

2.1 PLC

  PLC atau kendali logika terprogram merupakan suatu piranti elektronik yang dirancang untuk dapat beroperasi secara digital dengan menggunakan memori sebagai media penyimpanan intruksi-intruksi internal untuk menjalankan fungsi- fungsi logika, seperti fungsi pencacah, fungsi urutan proses, fungsi pewaktu, fungsi aritmatika, dan fungsi yang lainnya dengan cara memprogramnya. Program-program dibuat kemudian dikirim ke PLC melalui programmer/monitor. Pembuatan program dapat digunakan komputer sehingga dapat mempercepat hasil pekerjaan. Fungsi lain pada PLC dapat digunakan untuk memonitor jalannya proses pengendalian yang sedang berlangsung, sehingga dapat dengan mudah dikenali urutan kerja proses pengendalian yang terjadi pada saat itu. Seperti halnya komputer, PLC juga mempunyai kelengkapan yaitu CPU (Central

  Processing Unit

  ), memori (RAM dan ROM), programmer/monitor dan modul I/O

  6 Dalam sistem PLC ini terdapat 4 (empat) komponen bagian utama, keempat komponen bagian utama tersebut adalah:

  1. Central Processing unit (CPU), merupakan otak dari PLC yang terdiri dari 3 bagian, yaitu: a. Mikroprosesor merupakan otak dari PLC yang difungsikan untuk operasi matematika dan opersi logika.

  b. Memori, merupakan daerah CPU yang digunakan untuk melakukan proses penyimpanan dan pengiriman data pada PLC.

  c. Catu daya, berfungsi untuk mengubah sumber masukan tegangan bolak-balik menjadi tegangan searah.

  2. Programmer/monitor

  3. Input/Output Modules Secara blok diagram, hubungan bagian utama dari PLC secara umum dapat di lihat pada gambar 2.1.

  Programmer/Monitor Mikroprosesor

  Modul Modul masukkan keluaran memori

  Catu Daya

  7 PLC memiliki beberapa kelebihan dibanding dengan sistem kontrol relay konvensional antara lain :

  1. Fleksibel (keluwesan)

  2. Deteksi dan koreksi kesalahan lebih mudah

  3. Harga relatif murah

  4. Pengamatan visual

  5. Kecepatan operasi yang tinggi

  6. Implementasi proyek lebih singkat

  7. Lebih sederhana dan mudah dalam penggunaannya, memodifikasi lebih mudah tanpa tambahan biaya

  8. Dokumentasi mudah Syarat-syarat yang harus dimiliki oleh sebuah PLC : 1. Hardware harus mudah diprogram ulang.

  2. Semua komponen mampu beroperasi tanpa alat bantu dan memenuhi persyaratan lingkungan.

  3. Sistem yang dipakai mudah dirawat dan diperbaiki, beberapa indikator dan alat bantu harus tersedia sebagai bagian dari sistem untuk memudahkan pelacakan kerusakan.

  4. Hardware hanya membutuhkan ruang dan daya yang kecil dibandingkan dengan sistem elektromekanis.

  5. PLC mampu berkomunikasi dengan pusat untuk pemantauan proses operasi.

  8

  6. Sistem kontrol menerima catu daya AC standar melalui push-button dan limit switch yang ada pada sistem[2].

  7. Sinyal output PLC mampu menjalankan motor stater dan solenoid valve yang bekerja dengan catu daya AC, setiap output mampu memutuskan atau mengalirkan arus sebesar 2A.

  8. Hardware memiliki konfigurasi yang dapat dikembangkan dengan minimal perubahan pada sistem maupun downtime.

  9. Struktur memory PLC mudah dikembangkan.

2.1.1 Diagram Ladder Pada PLC diagram kontrol dinamakan dengan diagram ladder (tangga).

  Dinamakan diagram tangga dikarenakan bentuknya menyerupai tangga (bersusun seperti tangga), seperti berjalan menuruni tangga mulai tangga atas dan perlahan kebawah. Pada penggambaran diagram tangga dikenal simbol-simbol yang hampir sama dengan relai-relai mekanik, yaitu: Normally Open (NO), Normally Close (NC), Keluaran(output).[2]

2.1.1.1 Normally Open

  NO merupakan salah satu jenis saklar yang dalam keadaan normal berkondisi OFF , berupa satu kutub (berasal dari satu sumber) dan menghantarkan arus hanya ke satu beban. Penghantaran arus dan tegangan (kondisi ON) dari suatu sumber terjadi jika saklar terhubung, dan pemutusan arus dan tegangan (kondisi OFF) terjadi saat saklar tidak terhubung atau ketika tidak mendapat arus, gambar konfigurasi simbol NO dapat dilihat pada gambar 2.2.

  9

Gambar 2.2 konfigurasi simbol NO[2]

  2.1.1.2 Normally Close

  Saklar ini menandakan keadaan saklar yang normalnya pada keadaan ON/tertutup, jadi jika saklar tersebut diaktifkan akan menjadi OFF/terbuka.

  Gambar konfigurasi simbol NC dapat dilihat pada gambar 2.3.

Gambar 2.3 konfigurasi simbol NC[2]

  2.1.1.3 Keluaran (Output)

  Keluaran dapat berupa relai yang akan mengaktifkan kontak-kontak NO dan NC. Gambar konfigurasi simbol output dapat dilihat pada gambar 2.4.

Gambar 2.4 konfigurasi simbol output[2]

2.1.2 Instruksi-instruksi Logika dalam PLC

  Instruksi-instruksi tangga atau ladder instruction adalah instruksi-instruksi yang terkait dengan kondisi-kondisi di dalam diagram tangga. Instruksi-instruksi tangga, baik yang independen maupun kombinasi atau gabungan dengan blok instruksi berikut atau sebelumnya, akan membentuk kondisi-kondisi eksekusi.

  10

  2.1.2.1 Instruksi LOAD (LD) dan LOAD Not (LDNOT)

  Instruksi LD digunakan untuk memasukkan masukan yang awal dari tangga. Sedangkan NOT untuk menandakan kontak NC. Intruksi LD dan LDNOT dibutuhkan hanya satu kondisi logika saja pada awal program. Bentuk diagram ladder perintah tersebut dapat dilihat pada gambar 2.5.

  LD LDNOT

Gambar 2.5 Diagram ladder instruksi LD dan LDNOT[2]

  2.1.2.2 Instruksi AND dan ANDNOT