BAB II DASAR TEORI
A. Finite State Automata A.1 Penerapan Finite State Automata
Finite State Automata otomata berhingga state, selanjutnya disingkat dengan FSA, bukanlah mesin fisik tetapi suatu model matematika dari suatu
sistem yang menerima input dan output diskrit. Finite State Automata merupakan mesin otomata dari bahasa reguler. Suatu finite state automata memiliki state
yang banyaknya berhingga, dan dapat berpindah-pindah dari suatu state ke state yang lain. Perubahan state ini dinyatakan oleh fungsi transisi. Jenis otomata ini
tidak memiliki tempat penyimpanan, sehingga kemampuan mengingatnya terbatas. Teori mengenai finite state automata adalah suatu tool yang berguna
untuk merancang sistem. Contoh, pada pemeriksa pariti ganjil pengirim akan menambahkan bit
paritas sehingga jumlah bit 1 adalah ganjil. Misal terdapat data: 0110
maka pengirim akan menambahkan bit 1, sehingga penerima akan memperoleh 01101
bila data: 0111
maka pengirim akan menambahkan bit 0, sehingga penerima akan memperoleh 01110
6 PLAGIAT MERUPAKAN TINDAKAN TIDAK TERPUJI
7
bila suatu saat penerima memperoleh jumlah bit 1 yang genap, misal 10010
maka penerima akan memutuskan bahwa telah terjadi kesalahan dalam pengiriman.
Bisa dibuat sebuah otomata yang akan memeriksa apakah suatu barisan input memiliki bit 1 dalam jumlah ganjil atau genap. Mesin ini akan mempunyai
dua state, sebut saja sebagai state EVEN genap dan state ODD ganjil.
1 1
ODD EVEN
gambar 1.1 mesin otomata untuk pemeriksa pariti ganjil Pada finite state automata, arti dari bentuk-bentuk seperti yang ada pada
gambar diatas adalah: •
Lingkaran menyatakan statekedudukan •
Label pada lingkaran adalah nama state tersebut •
Bususr menyatakan transisi yaitu perpindahan kefudukanstate •
Label pada bususr adalah simbol input •
Lingkaran didahului sebuah bususr tanpa label menyatakan state awal •
Lingkaran ganda menyatakan state akhirfinal Gambar seperti diatas biasa disebut sebagai graph transisi atau diagram
keadaan state. Pada gambar diatas state awalnya adalah EVEN. Karena mesin ini merupakan pemeriksa pariti ganjil, maka himpunan state akhir yang menyatakan
input diterima adalah ODD. Simbol input yang ada {0,1}. Jika mesin mendapatkan input:
8
1101 urutan state yang terjadi
EVEN 1 ODD 1 EVEN 0 EVEN 1 ODD
Berakhir dengan state ODD sehingga “1101” diterima oleh mesin Bila mesin mendapatkan input:
101 urutan state yang terjadi
EVEN 1 ODD 0 ODD 1 EVEN
Berakhir dengan state EVEN maka “101” ditolak oleh mesin. Meskipun pada contoh diatas state akhirnya hanya satu, pada umumnya
bisa terdapat sejumlah state akhir. Istilah state akhir tidak berarti komputasi disini berupa perpindahantransisi berhenti halt begitu state akhir tercapai. State akhir
hanya menyatakan kedudukan-kedudukan tertentu sebagai kedudukan-kedudukan yang diterima.
Secara formal finite state automata dinyatakan oleh 5 tupel atau M=Q,
Σ,δ,S,F, dimana: Q = himpunan statekedudukan
Σ = himpunan simbol inputmasukanabjad δ = fungsi transisi
S = state awalkesusukan awal, S ∈Q
F = himpunan state akhir F adalah jumlah state akhir, jadi jumlah state akhir pada suatu finite state
automata bisa lebih dari satu. PLAGIAT MERUPAKAN TINDAKAN TIDAK TERPUJI
Kategori