Tabel cacahan biner dari 0000 sampai 1111

  

=== PENCACAH dan REGISTER ===

 Pencacah

  Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori dan pewaktu. Pencacah digital mempunyai karakteristik penting yaitu: 1) Jumlah hitung maksimal (Modus Cacahan). 2) Menghitung ke atas atau ke bawah. 3) Operasi Asinkron atau Sinkron. 4) Bergerak bebas atau berhenti sendiri. Manfaat pencacah antara lain adalah sebagai : 1) Pengukur frekuensi. 2) Pembagi frekuensi. 3) Penyimpan data. 4) Pengurutan alamat, dan lain-lain.

a) Pencacah Gelombang

  Pencacah digital hanya akan menghitung dalam biner atau dalam kode biner. Tabel di bawah ini menunjukkan urutan hitungan dalam biner dari 0000 sampai 1111 (0 sampai 15 dalam desimal). Suatu pencacah digital yang menghitung biner dari 0000 sampai 1111, dapat disebut sebagai pencacah modulo-16. Modulus dari suatu pencacah adalah jumlah hitungan yang dilaluinya. Istilah “modulo” kadang-kadang disingkat dengan “mod”. Dengan demikian maka pencacah ini dapat disebut sebagai suatu pencacah mod-16.

  Cacahan Q

^{3 Q}

^{2 Q 1 Q}

  1

  1

  2

  1

  3

  1

  1

  4

  1

  5

  1

  1

  6

  1

  1

  7

  1

  1

  1

  8

  1

  9

  1

  1

  10

  1

  1

  11

  1

  1

  1

  12

  1

  1

  13

  1

  1

  1

  14

  1

  1

  1

  15

  1

  1

  1

  1 Tabel cacahan biner dari 0000 sampai 1111 Diagram logika pencacah mod-16 dan diagram pewaktunya ditunjukan pada Gambar di bawah ini.

  Gambar: (a) Pencacah Mod 16; (b) Diagram Pewaktu Pencacah Mod 16 Cara kerja rangkaian  Flip-flop JK tersebut dipacu ujung negatif.

   Semula Clear (Clr) dibuat 0 untuk mereset semua keluaran, sehingga keadaan awal keluaran Q

  3 Q

  2 Q

  1 Q = 0 0 0 0  Kemudian Clear (Clr) dibuat 1 untuk mengoperasikan semua flip-flop.

  saat pulsa Clock dari 1 ke 0.  Clk mentogel Q mentogel Q 1 saat pulsa Q dari 1 ke 0.

   Q

  1 mentogel Q 2 saat pulsa Q

1 dari 1 ke 0.

   Q mentogel Q saat pulsa Q dari 1 ke 0.

  2

  3

  2

   Q Perhatikan pulsa 16, semula keluaran cacahan adalah : Q

  3 Q

  2 Q

  1 Q = 1111

  Saat pulsa 16 mencapai tepi negatif, nilai cacahan kembali pada:

  Q

  3 Q

  2 Q

  1 Q = 0 0 0 0

  Pencacah ini tidak berhenti pada hitungan maksimumnya, melainkan melanjutkan penghitungan selama pulsa Clock dimasukan pada masukan clk pada FF . Jenis Pencacah seperti ini disebut “Pencacah Gelombang” yang mempunyai karakteristik sebagai berikut :  Jumlah Cacahan maksimal 16 (mod-16).  Menghitung ke atas (mulai 0000 s/d 1111).  Operasi Asinkron, karena tidak semua Flip-flop mentogel tepat serempak dengan detak (clock).

   Bergerak bebas,karena cacahan tidak berhenti pada hitungan maksimumnya.  Pencacah ini juga disebut sebagai pembagi frekuensi.

  1

  = / 2 frekuensi Clock.  Frekuensi Q

  1 = / frekuensi Clock.

   Frekuensi Q

  1

  4

  1 2 = / 8 frekuensi Clock.

   Frekuensi Q

  1 3 = / 16 frekuensi Clock.

   Frekuensi Q  Flip-Flop ke 1 membagi 2 frekuensi Clock.  Flip-Flop ke 2 membagi 4 frekuensi Clock.  Flip-Flop ke 3 membagi 8 frekuensi Clock.  .  .  .

  n

  frekuensi Clock  Flip-Flop ke n membagi 2

b) Pencacah-Pencacah yang Lain

1. Pencacah Mod-6

  Untuk membuat pencacahmod-6 diperlukan tabel berikut :

  No Q

2 Q

  1 Q Cacahan 4-an 2-an 1-an Sikel - ulangan

  1

  1

  2

  1

  3

  1

  1

  4

  1

  5

  1

  1

  6

  1

  1

  7

  1

  1

  1 Penjelasan: Cacahan maksimal mod

• – 6 adalah 101, berikutnya harus kembali ke cacahan awal 000. Akan tetapi cacahan setelah 101 adalah 110. Ini berarti Q

  2 Q

  1 Q = 1 1 0. Agar

  menjadi cacahan 0 0 0, maka Q dan Q harus dijadikan 0 dengan cara memberikan

  2

  1

  gerbang NAND dan outputnya diumpankan pada masukan Clear. Akibatnya nilai CLR = 0, ini akan mereset semua flip-flop sehingga Q

  2 Q

  1 Q = 0 0 0. Selanjutnya

  pencacah akan mencacah mulai awal lagi

  Gambar Pencacah Gelombang Mod 6

  

Gambar Diagram Pewaktu Pencacah gelombang Mod 6

  Pada gambar di atas tampak bahwa setelah pulsa clock ke-6, Q

  1

  dan Q

  2 berharga 1.

  Dengan adanya gerbang NAND, menyebabkan nilai 1 pada Q

  1

  dan Q

  2

  dalam waktu yang sangat singkat berubah menjadi 0.

2. Pencacah Mod-10 (Pencacah Dekade) Untuk merancang Mod-10, diperlukan tabel berikut.

  Q ₃ Q

₂

Q ₁ Q

  1

  1

  11

  1

  1

  1

  12

  1

  1

  13

  1

  10

  1

  14

  1

  1

  1

  15

  1

  1

  1

  1 Sikel - ulangan

  1

  1

  1

  1

  1

  2

  1

  3

  1

  1

  4

  1

  5

  1

  1

  6

  1

  1

  7

  1

  1

  Hitung Desimal Hitung Biner 8-an 4-an 2-an 1-an

  8

  1

  9

  1

  Gambar Pencacah Decade (Mod 10) Penjelasan :

  Cacahan maksimal mod-10 adalah 1001, berikutnya harus kembali kecacahan awal 0000. Akan tetapi cacahan setelah 1001 adalah 1010, ini berarti Q

  3 Q

  2 Q

  1 Q = 1 0 1

  0. Agar menjadi cacahan 0000, maka Q

  3 dan Q 1 harus dijadikan 0 dengan cara memberikan gerbang Nand dan outputnya diumpan kepada masukan clear.

  Akibatnya nilai Clr = 0, ini akan mereset semua flip-flop sehingga Q

  3 Q

  2 Q

  1 Q 1 = 0 0 0 0. Selanjutnya pencacah akan mulai melakukan pencacahan dari awal lagi.

3. Pencacah gelombang berhenti sendiri

  Gambar di bawah ini menunjukkan sebuah cacahan gelombang yang bisa berhenti sendiri pada cacahan yang di inginkan. Cacahan berakhir pada kondisi cacahan yang terakhir (Tidak kembali ke 000), meskipun pulsa-pulsa detak terus memasuki pencacah.

  Gambar Pencacah yang bisa berhenti sendiri Cara kerja:

  Count bekerja sebagai pengendali: Bila count = 1, maka J = K = 1, sehingga pencacah bekerja seperti biasanya. Bila count = 0, maka J = K = 1, sehingga semua flip-flop berada pada mode tetap, artinya pencacah tetap mempertahankan pada pencacah terakhirnya.

  Contoh:

  Misalnya inginkan pencacah berhenti sendiri dari 0000 s/d 1010. Disini cacahan terakhir adalah Q

  3 Q

  2 Q

  1 Q = 1 0 1 0, nampak bahwa Q 3 = 1 dan Q 1 = 1, dua keluaran ini diberi gerbang Nand dan outputnya diumpan pada count. Untuk Q = Q = 1 nilai count = 0, sehingga pencacah akan berhenti sendiri pada

  3

  1

  cacahan ini. Gambar di baawah ini menunjukan rangkaian pencacah berhenti sendiri dimana cacahan dimulai dari 0000 s/d 1010.

  Gambar Rangakaian pencacah berhenti sendiri yang mencacah dari 0000 s/d

1010

4. Pencacah Paralel

  Kelemahan pencacah gelombang Asinkron ialah kelambatan waktu dalam pemacuan semua flip-flop. Bila bit pindahan merambat melalui deretan n-buah flip- flop, maka waktu tunda propagasi total yang dialaminya adalah ntp. (tp = waktu tunda untuk propagasi untuk satu flip-flop). Untuk mengatasi hal ini dapat digunakan pencacah parallel(Parallel Counter). Disebut pencacah parallel karena semua masukan clk dari setiapflip-flop digabungkan kemasukan detak (clock).

  Gambar Pencacah Paralel Mod 16

  Gambar di atas adalah pencacahan parallel mod 16 dengan menggunakan flip-flop pemicuan tepi positif. Dalam rangkaian ini semua flip=flop secara parallel dikendalikan oleh pulsa-pulsa detak. mengalami togel jika clock = 1

   FF

  1 mengalami togel jika Q = 1

   FF

  2 mengalami togel jika Q = Q

1 = 1

   FF

  3 mengalami togel jika Q = Q 1 = Q 2 = 1

   FF = Q

  1 = Q 2 =........ = Q n-1 = 1

   FF ke-n mengalami togel jika Q

5. Pencacah Paralel yang bisa berhenti sendiri

  

Gambar Pencacah Paralel Mod 16 yang berhenti sendiri

  Gambar di atas menyajikan cara menyusun sebuah pencacah parallel terkendali (bisa berhenti sendiri). Bila count = 0, semua flip-flop mempunyai nilai J = k = 0, sehingga semua flip-flop berada pada mode tetap. Bila count = 1, semua flip-flop mempunyai nilai J = k = 1, sehingga semua flip-flop berada pada mode togel dan pencacah berfungsi sebagai pencacah parallel.

  6. Pencacah Turun Gambar Pencacah Gelombang ke bawah 3-bit Gambar Diagram Pewaktu Pencacah turun Mod-8

  Gambar di atas adalah rangkaian gelombang pencacah kebawah 3-bit. Berbeda dengan pencacah keatas, pencacah ini dimulai dari cacahan 111 s/d 000. Perbedaan rangkaian pencacah keatas adalah pada masukan clk tiap-tiap flip-flop. Pada rangkaian ini. dimasukan ke clk 1

  1 dimasukan ke clk Contoh: 1.

  Sebuah pencacah gelombang mod-16 diberi sinyal detak dengan frekwensi 48 MHz pada masukan clk-nya. Bila bit-bit keluaran dinotasikan dengan Q

  3 Q

  2 Q

  1 Q 0.

  Berapa frekuensi yang terjadi pada Q , Q

  1 , Q 2 dan Q 3 ? Jawab:

  1 Frekuensi pada Q = / 2 x 48 Mhz = 24 Mhz

  Q

  

1 = ¼ x 48 Mhz = 12 Mhz

  1 Q 2 = / 8 x 48 Mhz = 6 Mhz

1 Q = / x 48 Mhz = 3 Mhz

  3

  16 2.

  Sinyal detak yang menggerakan pencacah 3-bit memiliki frekuensi 5 Mhz.

  a) Berapa lamakah setiap bit pewaktu akan bertahan pada tingkat logika tinggi ?

  b) Berapakah waktu yang diperlukan (cacahan awal dimulai dari 000) agar sampai pada cacahan 100 ?

  Jawab :

  a)

  b) Jumlah cacahan dari 000 s/d 100 = 5 cacahan t = 5.T = 5.0,2 µs = 1 µs ( 5 buah cacahan ditempuh dalam waktu 1 µs )

  3. Bila diberikan pencacah presetabel 6-bit, beberapa bilangan yang harus dipreset untuk memperoleh rangkaian pembagi 25 ?

  Jawab :

6 Bilangan yang dipreset = 2

• – 25 = 39 4.

  Perhatikan gambar berikut : Berapakah frekuensi dan periode keluaran A, B, C dan D ?

  Jawab :

  Register 

  Register adalah kumpulan dari elemen-elemen memori (flip-flop) yang bekerja bersama sebagai satu unit. Register yang paling sederhana hanya dipakai untuk penyampaian data biner. Jenis register lain mempunyai karakteristik menggeser data ke kanan atau ke kiri disamping mempunyai karakteristik memori. Register geser di susun dari flip-flop, yang bisa digunakan sebagai memori untuk mengubah data seri ke pararel atau data pararel ke seri. Jenis-jenis register geser diidentifikasi berdasarkan bagaimana cara data dimuat dan dibaca dari unit penyimpanan. Berdasarkan identitas ini, register dikelompokkan sebagai berikut: 1)

  Serial Input, Serial Output (SISO). Lihat gambar 10-1-a 2)

  Serial Input, Pararel Output (SIPO). Lihat gambar 10-1-b 3)

  Pararel Input, Serial Output (PISO). Lihat gambar 10-1-c 4)

  Pararel Input, Pararel Output (PIPO). Lihat gambar 10-1-d

1. Register Geser Kiri

  Sifat register ini adalah memindahkan bit-bit yang tersimpan dengan cara menggeser ke kiri. Gambar (10-2) menunjukkan register geser kiri 4 bit dengan clear aktif rendah.

  

Gambar (10-2) Register geser kiri 4 bit dengan clear aktif rendah.

  2. Pengisian Seri (Serial Loading)

  Misalkan data X

  3 X

  2 X

  1 X = 1 0 1 1 akan diisikan (disimpan) dalam register tersebut secara seri.

  Caranya adalah: 1)

  3 Q

  2 Q

  1 Q = 0 0 0 0

  Clr = 0 ; ini akan mereset semua flip-flop sehingga Q 2)

  Clr = 1 ; (Register siap beroperasi) 3)

  Data dimasukkan secara seri dari D in

   = 0 ; Q = 0 ; Q = 0 ; Q = X [1]

  3

  2

  1

  3

   Pulsa Clk ke-1, Q

  3 = 0 ; Q

2 = 0 ; Q

1 = X 3 [1] ;[pQ = X 2 [0]

   Pulsa Clk ke-2, Q

  3 = 0 ; Q 2 = X 3 [1] ; Q 1 = X 2 [0] ; Q = X 1 [1]

   Pulsa Clk ke-3, Q

   = X [1] ; Q = X [0] ; Q = X [1] ; Q = X [1]

  3

  3

  

2

  2

  1

  1

   Pulsa Clk ke-4, Q Pada pulsa clock ke-4, register sudah terisi penuh dengan data, sehingga isi register sekarang adalah:

  Q

  3 Q

  2 Q

  1 Q = 1 0 1 1

  Dari sini tampak bahwa untuk memasukkan data sebanyak 4-bit dibutuhkan 4-buah pulsa detak (clock). Maka untuk menampung data sebanyak n-bit dibutuhkan n-buah pulsa detak (clock), tentu saja pulsa detak harus berhenti bilamana seluruh data sudah dimasukkan dalam register.

  Pembacaaan data secara seri Q

  3 , merupakan keluaran data secara serial

  Beri pulsa clock (ingat data di geser ke kiri) Pulsa ke: Mengingat data dimasukkan secara seri dan dibaca secara seri maka register ini disebut sebagai register series in-series out atau disingkat menjadi SISO.

  Pembacaan data secara pararel

  Pembacaaan data secara pararel dapat dilakukan secara lengsung (bersama-sama) melalui keluaran Q

  3 Q

  2 Q

  1 Q

  0. Perhatikan gambar (10-3): Gambar (10-3) : Register geser kiri SIPO

  Mengingat data dimasukkan secara seri dan dibaca secara parallel maka register ini disebut sebagai register series in-parallel out atau disingkat menjadi SIPO.

3. Register Geser Parallel Input – Pararell Output (PIPO)

  Perhatikan gambar (10-6). Semua data dimasukkan secara bersama-sama lewat D D

1 D

  2 D 3 dengan datangnya 1 pulsa clock data langsung dikirim ke output Q Q

  1 Q Q . Pembacaan data dilakukan langsung pada Q Q Q Q .

  2

  3

  1

  2

  3 Gambar (10-6) : Register geser PIPO

4. Register geser parallel input – serial output (PISO)

  Register 4 bit parallel input – serial output (PISO) ditunjukkan pada gambar (10-7). Rangkaian ini menggunakan D flip-flop dan gerbang NAND untuk memasukkan (menulis) data ke dalam register. D D

  1 D

  2 D 3 adalah input parallel. Untuk

  memasukkan data, mode garis control (Write/Shift) dibuat LOW dan data saat ini terkunci. Data bias digeser bila mode gftaris control adalah HIGH karena SHIFT adalah aktif high. Register akan bekerja sebagai register geser kanan bila ada pulsa clock dating.

  Gambar (10-7) : Register geser PISO

  5. Bidirectional Shift Registers

  Bidirectional Shift Registers adalah register geser yang bisa menggeser data ke kiri atau ke kanan. Bidirectional Shift Registers 4 bit menggunakan flip-flop D di tunjukkan pada gambar (10-8).

  Gambar 10-8: Bidirectional Shift Registers 4 bit menggunakan flip-flop D

  Disini, sejumlah gerbang NAND disusun untuk memilih data input yang terpilih oaleh garis control LEFT / RIGHT.

  6. Register Yang bisa dibebani secara parallel atau secara seri.

  Perhatikan gambar (10-9). Register jenis ini bias di isi secara seri atau parallel.

  Gambar 10-9 : Register yang bisa dibebani secara parallel atau secara seri

  3 = X

  Pembebanan secara Seri 1.

  Clear = 0 ; A = 0, dengan adanya NAND maka semua Ps = 1, untuk mengosongkan (clear) keluaran Q, jadi Q = 0 0 0 0

  2. Clear = 1 ; A = 1 dengan adanya gerbang Nand maka semua Ps = 1 sehingga register siap dioperasikan secara seri.

  3. Data dimasukkan secara seri dari D in  Pulsa Clk ke-1, Q

  

3 = X [1] ; Q

2 = 0 ; Q 1 = 0 ; Q = 0

   Pulsa Clk ke-2, Q

  1 [1] ; Q

  1 [1] ; Q = X

  2 = X

  [1] ; Q

  1 = 0 ; Q = 0

   Pulsa Clk ke-3, Q

  3 = X 2 [0] ; Q 2 = X 1 [1]; Q 1 = X [1]; Q = 0

   Pulsa Clk ke-4, Q

  3 = X 3 [1] ; Q 2 = X 2 [0] ; Q 1 = X 1 [1] ; Q = X [1]

  [1], sehingga keluaran Q sekarang Q = 1 0 1 1

  1 = X

  Cara kerja rangkaian ini ditunjukkan oleh tabel kebenaran berikut:

  2) Clear = 1 ; A = 1 (register siap beroperasi secara parallel)

  Clr A Q Mode Reset 1 * Larangan

  1 D in Operasi seri

  1

  1 X Operasi paralel Pembebanan secara Paralel

  (misalkan data yang diisikan adalah X = 1 0 1 1) 1)

  Clear = 0 ; A = 0, dengan adanya NAND maka semua Ps = 1, untuk mengosongkan (clear) keluaran Q, jadi Q = 0 0 0 0

  3) Memasukkan data secara parallel melalui kaki X

  

2 [0] ; Q

  3 X

  2 X

  1 X = 1 0 1 1 dengan

  adanya gerbang NAND, maka Q

  3 = X

  3 [1] ; Q

  2 = X

  Setelah pulsa ke -4 maka register terisi data Q = 1 0 1 1