BAB II -ARSITEKTUR MIKROPROSESSOR
ARSITEKTUR MIKROPROSESSOR
PENDAHULUAN
SEJAK INTEL PERTAMA KALI MENGELUARKAN MIKROPROSESSOR 4004 TAHUN 1970 DIKENAL ADA 2 JENIS ARSITEKTUR.
TAHUN 1944 HOWARD AIKEN DARI HARVARD UNIVERSITY
BEKERJA SAMA DENGAN ENGINEER IBM MEMBUAT MESIN
ELECTROMECHANICAL MENGGUNAKAN TABUNG DAN RELAY
TAHUN 1939 ALAN TURING AHLI MATEMATIKA
INGGRIS MENGEMUKAKAN KONSEP MESIN UNIVERSAL
TAHUN 1945 Dr. JOHN VON NEUMANN AHLI MATEMATIKA MEMBUAT TULISAN MENGENAI
ARSITEKTUR VON NEUMANN
MENEMPATKAN ROM DAN RAM DALAM PETA MEMORI YANG SAMA
MEMILIKI ADDRESS DAN DATA BUS TUNGGAL
KELUARGA 68HC05 DAN 68HC11
TIDAK MEMBEDAKAN PROGRAM DAN
KEUNTUNGAN
FLEKSIBLE PADA PENGALAMATAN PROGRAM DAN DATA
PROGRAM DI SIMPAN PADA ROM DAN DATA SELALU DI SIMPAN PADA RAM
PROSESSOR MEMUNGKINKAN UNTUK KELEMAHAN
KELEMAHAN TERDAPAT PADA BUS TUNGGAL
INSTRUKSI UNTUK MENGAKSES PROGRAM DAN DATA HARUS DIJALAN SECARA SEKUENSIAL
TIDAK BISA DILAKUKAN OVERLAPING UNTUK
KEUNGGULAN ARSITEKTUR HARVARD
MEMILIKI DUA MEMORI YANG TERPISAH (ROM DAN RAM)
CONTOHNYA INTEL 80C51, MICROCHIP PIC16XX, PHILIPS P87CLXX DAN ATMEL AT89LSXX
OVERLAPING PADA SAAT MENJALAN
INSTRUKSI BISA TERJADI PIPELINE
URUTAN INSTRUKSI TERDIARI DARI
16 BITS MEMORI PROGRAM DIGUNAKAN UNTUK
INSTRUKSI (OPCODE DAN OPERAND) DIJADIKAN SATU DALAM SATU WORD INSTRUKSI.
PROSESSOR YANG MENGGUNAKAN ARSITEKTUR HARVARD MENJADI LEBIH CEPAT
PERBEDAAN MACHINE CYCLE
ARSITEKTUR VON NEUMANN MEMBUTUHKAN 6 SIKUL MESIN UNTUK PERCABANGAN
ARSITEKTUR HARVARD MEMBUTUHKAN 3 SIKLUS MENSIN UNTUK PERCABANGAN
KELEMAHAN
TIDAK MUNGKIN MENEMPATKAN DATA PADA ROM
SULIT UNTUK MENAMBHAKN PERIPHERAL LAIN MENGATASI MENGAKSES PENEMPATAN DATA PADA ROM
ARSITEKTUR INI DISEBUT DENGAN ARSITEKTUR MODIFIKASI HARVARD
MEMODIFIKASI INSTUKSI PENYIMPANAN DATA PADA ROM
ARSITEKTUR I/O
I/O Terisolasi
I/O terpetakan dalam memori
ARSITEKTUR I/O TERISOLASI
Menggunakan desain pengalamatan atau pemetaan I/O terpisah dari pengalamatan memori
Pengalamatan I/O menggunakan sebagaian dari Address Bus
Ada Pengendalian yang terpisah dan bergantian
pada saat mikroprosessor mengakses memori maka I/O harus Off dan sebaliknyaKEUNTUNGAN
Komputer dapat mengalihkan informasi/data ke atau dari CPU tanpa menggunakan memori
Ruang memori sepenuhnya digunakan untuk operasi memori bukan untuk operasi I/O
Lokasi memori tidak terkurangi oleh alokasi I/O KEKUKURANGAN
Lebih banyak menggunakan PIN pengendalian pada bus control dari mikroprosesor
ARSITEKTUR I/O TERISOLASI
Menyatukan sel-sel I/O dalam pengalamatan bersama dengan memori
Instruksi yang digunakan untuk mengakses memori dan I/O sama
KEUNTUNGAN
Instruksi yang dipakai untuk pembacaan dan penulisan memori dapat digunakan untuk memasukkan dan mengeluarkan data pada I/O KERUGIAN
Tiap PIN I/O mengurangi satu lokasi ruang memori yang tersedia
Alamat lokasi I/O memerlukan 16 bit saluran
Instruksi I/O yang diperakan dalam memori lebih lama dari
ARSITEKTUR SOFTWARE
Complex Instruction Set Computer (CISC)
Reduce Instruction Set Computer (RISC)
COMPLEX INSTRUCTION SET COMPUTER (CISC)
Menggunakan banyak jenis dan ragam instruksi
Menyediakan kemampuan setiap instruksi dapat mengeksekusi operasi low-level, seperti men-load data dari memori, operasi aritmatika, dan melakukan prosedur penyimpanan ke memori
REDUCE INSTRUCTION SET COMPUTER (RISC)
Arsitektur mikroprosesor yang menekankan kepada kesederhanaan instruksi, tetapi memberikan hasil performansi yang tinggi
Proses eksekusi instruksi sangat cepat
Lebih baru di bandingkan dengan arsitektur CISC
Arsitektu RISC memiliki sedikit Instruksi banyak register
OPERASI LOW-LEVEL
MOV 0025H,#25H
MOV P1,FF1AH
MOV 1C13H,P0
MOV R2,#1FH
Ld r26,X
+
Ld r1,X
Ldi r30,$63
Mov r16,r0 MIKROPROSESSOR 8088
MULTIPURPOSE MIKROPROSESSOR
IMPLEMENTASIKAN MENGGUNAKAN TEKNOLOGI N-CHANEL, DEPLETION LOAD DAN SILICON GATE
TERMASUK KELUARGA MIKROPROSESSOR 8 BIT DAN 16 BIT
KOMPATIBEL BAIK
KETERANGAN PIN 8088
BUS ADDRESS (AD0 – AD7, A8 –A15 DAN A16/S3-A19/S6)
BUS DATA (AD0 – AD7)
PIN CONTROL (RD, CLK, READY, RESET, INTR, TEST, WR,
CLK SINYAL INPUT DARI LUAR UNTUK
MENSINKRONKAN SEGALA KEGIATAN Up 4,77 MHz
CATU DAYA (VCC DAN GND)
ADDRESS LATCH ENABLE (ALE) SEBAGAI PENAHAN ALAMAT YANG BARU MASUK DALAM SAUATU PROSES SIKLUS MESIN
DT/R (PENGIRIMAN DAN PENERIMAAN DATA) LOGIK 1 = ARAH DATA DARI uP MENUJU KELUAR. JIKA 0 DARI LUAR MENUJU uP
DATA ENABLE (DEN) MENG “ON” KAN BUFFER (LATCH) YANG DIHUBUNGKAN KE BUS DATA
ELEMEN DALAM MIKROPROSESSOR
CU (CONTROL UNIT) MANAJER DARI SEMUA UNIT MENGATUR KESELARASAN KERJA SETIAP UNIT (APA YANG HARUS DILAKUKAN OLEH SUATU UNIT PASTI DI KETEHUI OLEH CU)
INSTRUCTION DECODER MENERJEMAHKAN
REGISTER DATA
ACCUMULATOR (AX) = AH DAN AL MENYIMPAN HASIL OPERASI
BASE REGISTER (BX) = BH DAN BL OFFSET DARI ALAMAT DATA DI MEMORI
INDEX DAN POINTER REGISTER
STACK POINTER (SP) OPERASI STACK (PENYIMPANAN
ALAMAT RETURN SEWAKTU MEMANGGIL SUBROUTIN) REGISTER INI MENGGUNAKAN SISTEM LIFO (LAST IN FIST OUT) DATA YANG TERAKHIR MASUK DATA YANGPERTAMA AKAN DIAMBIL
BASE POINTER (BP) PENUNJUKAN BASE DALAM STACK
DATA SEGMENT (DS) TEMPAT PENDEFINISIAN
VARIABEL
STACK SEGMENT (SS) UNTUK MENYIMPAN ALAMAT KEMBALINYA INTRUPSI DAN SUBROUTIN
REGISTER STATUS
CARRY FLAG (CF) AKAN DISET = 1 JIKA SEBUAH OPERASI
MENGHASILKAN CARRY (MELEBIHI JUMLAH DATA YANG TERSEDIA)
PARITY FLAG (PF) JIKA DATA YANG TERDAPAT DALAM ACCUMOLATOR GENAP MAKA DI SET 0 DAN JIKA GANJIL DI SET 1
AUXILARY CARRY FLAG (AF ) OPERASI BCD
ZERRO FLAG (ZF) BERLOGI 1 JIKA OPERASI ARITMATIKA MENGHASILKAN SISA 0, BERLOGIK 0 JIKA OPERASI ARITMATIKA MENGHASIL 1
SIGN FLAG (SF) 1 JIKA HASIL OPERASI BERTANDA NEGATIF DAN 0
ABSTRAK
A B A
APA YANG AKAN DILAKUKAN
BAGAIMANA MELAKUKANNYA
APA HASILNYA