Bilamana flip-flop ini diberi sinyal dari luar atau biasa disebut sinyal trigger, ini membuat flip-flop berubah keadaannya.
Dalam pemakaiannya rangkaian flip-flop ini digunakan dalam komputer atau counter yang digunakan sebagai penyimpan data, penghitung biner dan
memindah data shift register. Dengan demikian flip-flop merupakan dasar dari pada rangkaian digital. Flip Flop yang merupakan penggabungan rangkaian logika
terdiri dari gerbang AND, OR dan NOT, dapat berupa : a.
Flip-Flop RS b.
Flip-Flop RS yang Berdetak c.
Flip-Flop D d.
Flip-Flop JK
II.2.6.1. Flip-Flop RS RESET SET FLIP-FLOP
Flip-flop RS disebut juga Penahan Transparan Transparent Latches, karena keluaran flip-flop langsung menyebabkan terjadinya perubahan terhadap
masukannya. Perubahan yang cepat disebabkan karena flip-flop SR langsung menanggapi perubahan sinyal pada bagian masukan sehingga keluaran Q akan
langsung berubah sejalan dengan perubahan masukan. Keadaan sinyal masukan akan diingat dengan cara menahan sinyal masukkannya ke dalam rangkaian
logikanya. Flip-Flop RS mempunyai dua buah input yang diberi nama atau lebel SET
S dan RESET R dan dua buah output yang diberi nama Q dan Q. Pada gambar di bawah memperlihatkan simbol Flip-Flop RS yang
memiliki dua buah output yang saling berlawanan, tidak seperti gerbang logika yang mempunyai satu output. Output Q dinamakan output normal dan yang
- -
Universitas Sumatera Utara
satunya merupakan kebalikannya dan ditulis Q yang berarti complement berbalikan dengan output normal. Jika Q = 1 maka Q = 0 dan sebaliknya jika Q =
0 maka Q = 1. Sebuah flip-flop RS yang terbuat dari gerbang logika NAND NOT AND
sering disebut sebagai penahan NAND NAND Lacth. Penahan NAND prinsip kerjanya sama dengan penahan NOR. Perbedaannya terletak pada keadaan level
atau tingkat logikanya. Masukan-masukan SET dan RESET dari penahan NOR bekerja dari keadaan 0 rendah menjadi 1 tinggi, sewaktu mengubah keadaan,
sedangkan penahan NAND sebaliknya. Masukan-masukan SET dan RESET dari penahan NAND bekerja dari keadaan 1 tinggi menjadi 0 rendah, sewaktu
mengubah keadaan. Tetapi sekali lagi, prinsip kerja keduanya sama.
Tabel 2.4. Tabel Kebenaran Flip-Flop RS Keadaan
komentar Input
Output R
S Q
Q Pacu terlarang
Q Q
FF Set
1 1
FF Reset
1 1
Tak berubah tak digunakan
1 1
- -
-
R Q
Q S
Input Output
R S
Q Q
- -
Gambar 2.10. Simbol Flip-flop RS Gambar 2.11. Flip-flop RS menggunakan
gerbang NAND
-
Universitas Sumatera Utara
II.2.6.2. Flip-Flop RS Terdetak
Flip-flop RS yang telah kita pelajari tersebut mempunyai penerapan yang terbatas, karena hanya mempunyai dua masukan yang harus dikendalikan secara
silih berganti. Sebagai contoh penahan NOR, untuk mengaktifkan penahan NOR masukan SET harus diberi sinyal 1, kemudian Q akan 1. Untuk memadamkan
keluaran Q dari penahan NOR masukan RESET harus diberi sinyal 1, maka keluaran Q akan 0. Masukan SET dan RESET harus silih berganti. Tidak
diperkenankan bekerja secara sepihak terus-menerus dan juga tidak dapat bekerja secara bersama-sama atau berada dalam keadaan terlarang atau pacu. Maka
pengoperasian Flip-Flop RS tanpa sinyal pendetak disebut tak serempak atau asinkron.
Flip-Flop RS tanpa pendetak kemudian dikembangkan menjadi flip-flop RS dengan ditambah masukan untuk sinyal pendetak clock, maka disebut Flip-
Flop RS terdetak Clock SR Flip-Flop. Flip-flop RS terdetak bekerja dengan menggunakan sinyal pendetak. Pada hakekatnya prinsip kerja keduanya sama.
Perbedaannya terletak pada operasi pengendalian masukan dan keluarannya. Flip-flop RS terdetak ini harus menyesuaikan diri dengan sinyal pendetak
atau menyinkronkan diri dengan sinyal pendetak. Apabila sinyal pendetak masukan pada logika 0, maka data yang masuk pada S dan R tidak akan
ditanggapi atau diproses oleh flip-flop, sehingga keluaran Q tetap tidak berubah. Jika sinyal pendetak berubah dari logika 0 menjadi 1, seketika itu juga
masukan Set atau Reset akan ditanggapi, sehingga keluaran Q berubah. Pengoperasian Flip-Flop RS terdetak disebut secara serempak atau sinkron
karena bekerjanya menyesuaikan dengan irama waktu sinyal pendetak.
Universitas Sumatera Utara
Tabel 2.5. Tabel Kebenaran Flip-Flop RS terdetak Pendetak
Set Reset
Q
1 1
1 1
1 1
1 1
1
1
1
1 nc
nc nc
nc nc
1
Keterangan : nc : not condition : tak ada perubahan : pacu keadaan terlarang
II.2.6.3. Flip-Flop D Data Flip-Flop atau Delayed Flip-Flop
