Pengendalian Papan Reklame Dengan Prom Sistem Pla

(1)

PEN GEN D ALI AN PAPAN REKLAM E D EN GAN PROM SI STEM PLA D RS. BI SM AN P, M .EN G.SC

Fa k u lt a s M a t e m a t ik a da n I lm u Pe n ge t a h u a n Ala m Ju r u sa n Fisik a

Un ive r sit a s Su m a t e r a Ut a r a BAB I

PEN D AH ULUAN 1 .1 . La t a r Be la k a n g

Mendesain rangkaian digit al yang m erupakan sebagian dari suat u sist em yang kom plek dengan baik, sering kali m erupakan suat u m asalah t ersendiri.

Unt uk m enghasilkan desain akhir sesuai dengan perporm ance yang diinginkan, k it a sering dihadak an pada pert im bangan y ang saling berbent uran/ m em bingungk an.

Unt uk m erealisasikanny a, pert am a k ali y ang k it a lak uk an adalah m enent uk an blok diagram dari sist em secara global. Set elah it u m uncul pert im bangan-pert im bangan unt uk m enent ukan isi dari blok- blok t ersebut , m isalnya bagaim ana bent uk dat a/ sinyal, kom ponen pokok apa yang akan digunakan dan lain- lain. Selanj ut nya kit a m enent ukan hubungan ant ara input - out put dalam bent uk ekspresi logik a. Kem udian pada saat ak an m engim plem ent asik an ekspresi t ersebut k it a past i berhadapan dengan m asalah pem ilihan kom ponen logika apa yang akan digunakan, ini cukup m em bingungkan. Bagian ini m erupakan bagian yang cukup m enent ukan unt uk m enghasilkan desain akhir yang paling baik ( opt im al) dalam art i m urah, m udah int erkoneksinya, m em but uhkan t em pat yang sekecil- kecilnya, w akt u desain yang singkat , kebut uhan daya yang kecil, dan kepast ian akan bekerj a dengan baik.

PLD ( Pr ogr am m able Logic Device) m er upakan r angkaian logika yang cocok unt uk m erealisasikany a. Dim ana PLD berisi beberapa buah gerbang AND dan gerbang OR dengan t it ik - t it ik hubung input / out put t iap gerbang berupa m at rik y ang dapat diprogram pem ak ai, salah sat u t ipe PLD disebut Program m able Logic Array ( PLA) . PLA diprogram m enggunakan t abel kebenaran secara langsung.

PROM ( Program m able Read Only Mem ory) dapat dibuat dengan m enggunak an sist em PLA, dim ana m at rik gerbang AND dibuat t et ap sedangk an m at rik gerbang OR dapat diprogram unt uk m enghasilkan out put y ang diingink an.

PROM dengan sist em PLA dapat diaplikasikan sebagai alat k endali ot om at is, dim ana pada penelit ian ini, PLA ak an digunak an sebagai peny im pan dat a y ang kem udian dat anya akan digunakan unt uk m engendalikan papan reklam e.

1 .2 . Pe r u m u sa n M a sa la h

Adapun perm asalahan yang dibahas pada penelit ian ini, penulis hanya m em bahas m engenai desain rangkaian PROM sist em PLA yang dibangun m enggunak an gerbang AND dan gerbang OR dengan k eluaran 8 bit .

Dan kem udian m em program PROM yang dibangun unt uk digunakan m engendalikan papan rek lam e y ang dibuat dari display LED dengan m enggunak an I C 74194 ( regist er geser) sebagai lat ch sehingga t ulisan dapat dibuat seolah berj alan.

(2)

BAB I I

TI N JAUAN PUSTAKA

2 .1 Ge r ba n g Logik a

Gerbang logik a adalah rangk aian y ang m enggunak an siny al digit al sebagai m asuk an dan k eluaranny a. Yang m em buat rangk aian disebut sebagai gerbang adalah bahw a set iap keluaran t ergant ung sepenuhnya pada sinyal yang diberikan pada m asuk an- m asuk any a. Jik a siny al m asuk an ini berubah, k eluarany a j uga dapat berubah.

Rangk aian logik a dapat dibedak an m enj adi dua bagian, y ait u : rangk aian logik a kom binasional dan rangkaian logika sekw ensial. Yang dim aksud dengan rangkaian logika kom binasional adalah rangkaian yang nilai keluaranya ( out put ) bergant ung pada keadaan nilai m asukanya ( input ) pada saat it u saj a, sedangkan rangkaian logik a sek w ensial t idak bergant ung pada saat it u saj a t et api pada w ak t u k eadaan m asukan sebelum nya.

Ada dua t ek nologi pem buat an gerbang rangk aian digit al y ang um um dipasaran, y ang pert am a adalah TTL ( Transist or- Transist or Logic) . Gerbang y ang dibuat dengan t ek nologi ini berkode 74XX, m isalny a 7400 adalah gerbang NAND dua m asuk an.Yang k edua t ek nologi CMOS ( Com plem ent ary Met al Oxide Sem iconduct or) . Kode unt uk gerbang CMOS y ang t ersedia dipasaran adalah 40XX, m isalny a 4001 adalah gerbang NOR dengan dua m asuk an.

Gerbang TTL beroperasi pada t egangan persis 5 v olt , sedangk an gerbang CMOS bisa diberi cat u t egangan dari 3 v olt sam pai 15 v olt . Gerbang –gerbang ini dik em as dalam bent uk I C.

Pada dasarny a sem ua sist em digit al disusun oleh hany a t iga buah gerbang logik a dasar, gerbang –gerbang ini adalah AND,OR dan NOT. Beberapa gerbang logik a lainy a sepert i NAND, NOR, EXOR dan EXNOR adalah m erupak an k om binasi dari beberapa gerbang AND, OR at au NOT dan dari gerbang inilah rangk aian k om plek s apapun dapat dirancang.

2 .1 .1 . Ra n gk a ia n D a sa r Ge r ba n g AN D

Gerbang AND m em puny ai dua at au lebih siny al m asuk an t et api hany a sat u siny al k eluaran. Gam bar 2.1. m em perlihat k an sim bol dan diagram k eadaan ( pulsa) gerbang AND dua m asuk an.

A B C 0

0 1 1

0 1 0 1

0 0 0 1 Gam bar 2.1. Gerbang AND Tabel 2.1. Tabel Kebenar an AND

Tabel 2.1 m em perlihat k an t abel k ebenaran gerbang AND, dim ana k eluaran gerbang AND ak an berlogika 0 ( low ) , k ecuali j ik a k edua m asuk an gerbang ini berlogika 1 ( high) m ak a k eluarany a ak an berlogika 1 ( high) .

B C

A B C

(3)

2 .1 .2 Ra n gk a ia n D a sa r Ge r ba n g OR

Sim bol dan pulsa keluaran unt uk gerbang OR dapat dilihat pada gam bar 2.2 dibaw ah ini :

A B C 0

0 1 1

0 1 0 1

0 1 1 1

Gam bar 2.2. Gerbang OR Tabel 2.2. Tabel Kebenaran OR Gerbang OR dapat m em puny ai dua at au lebih siny al m asuk an t et api hany a sat u siny al k eluaran. Tabel k ebenaran gerbang OR dit unj uk k an oleh t abel 2.2, dim ana j enis gerbang ini m enghasilkan keluaran berlogika 1 ( high) j ika salah sat u at au sem ua sinyal m asukan berlogika 1 ( high) .

2 .1 .3 . Ra n gk a ia n D a sa r Ge r ba n g N OT

Gerbang NOT, invert er at au rangkaian pem buat kom plem en, yang digam barkan pada gam bar 2.3 adalah gerbang dengan sat u siny al m asuk an dan sat u siny al k eluaran, dan k eadaan k eluarany a selalu berlaw anan dengan k eadaan m asuk anny a.

A B 0

1 0

Gam bar 2.3. Gerbang NOT Tabel 2.3. Tabel Kebenaran NOT I nv ert er diperluk an dalam suat u rangk aian j ik a gerbang sebelum ny a m enghasilkan k eluaran y ang polarit asny a t idak sesuai.

2 .2 . D e code r

Decoder adalah suat u rangkaian logika kom binasional yang m am pu m engubah m asuk an k ode biner n- bit k e m - saluran k eluaran sedem ik ian rupa sehingga set iap saluran keluaran hanya sat u yang akan akt if dari beberapa kem ungkinan kom binasi m asuk an.

Gam bar 2.4 m em perlihat k an diagram dari decoder dengan m asuk am n = 2 dan k eluaran m = 4 ( decoder 2 k e 4) . Set iap n m asuk an dapat berisi logik a 1 at au 0, ada 2N kem ungkinan kom binasi dar i m asukan at au kode- kode. Unt uk set iap k om binasi m asuk an ini hany a sat u dari m k eluaran y ang ak an ak t if ( berlogik a 1) , sedangk an k eluaran y ang lain adalah berlogika 0. Beberapa decoder didisain unt uk m enghasilkan k eluaran low pada k eadan ak t if, dim ana hany a k eluaran low y ang dipilih akan akt if sem ent ara keluaran yang lain adalah berlogika 1. Dari keadaaan ak t if k eluarany a, decoder dapat dibedak an at as “ non inv ert ed out put ” dan “ inv ert ed out put ” .

B C

A A

B C

(4)

Gam bar 2.4 Dek oder 2 k e 4

Tabel dibaw ah ini m enunj ukkan t abel kebenaran dari decoder 2 ke 4. I N PUT OUTPUT

A B Qo Q1 Q2 Q3

0 0 1 1

0 1 0 1

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

Tabel 2.4. Tabel k ebenaran dek oder 2 k e 4

2 .3 . PLA

PLA berisi beberapa buah gerbang AND dan gerbang OR dengan t it ik - t it ik hubung input / out put t iap t it ik gerbang berupa m at rik y ang dapat diprogram oleh pem ak ai. Ada beberpa j enis k om ponen y ang digolongk an sebagai PLA diant arany a : FPLA, PAL, dan PROM. Secara blok diagram PLA berisi dua blok gerbang y ait u blok gerbang AND dan blok gerbang OR sepert i pada gam bar 2.5.

Gam bar 2.5 Diagram blok PLA

Matrik AND I1

Q1 Q2

Qn Matrik

A B

B

.

A

Q

₀

=

B

.

A

Q

₁

=

B

.

A

Q

₂

=

B

.

A

Q

₃

=

(5)

2 .3 .1 . FPLA ( Fie ld Pr ogr a m m a ble Logic Ar r a y )

FPLA m em puny ai m at rik AND dan m at rik OR y ang m asing- m asing dapat diprogram sepert i y ang dit unj uk k an pada gam bar 2.6.

Gam bar 2.6. FPLA yang m em punyai 3 input dan 4 out put

Tanda pada m at rik AND dan m at rik OR adalah bagian y ang dapat

diprogram , dim ana j ik a didalam I C PLA t anda adalah m erupak an dioda sk ring, dim ana saat m em program k it a harus m em ut uskan dioda skring y ang t idak diperluk an, sedangk an y ang diperluk an dibiark an t et ap t erhubung.

FPLA m em puny ai m at rik AND dan m at rik OR y ang k eduany a dapat diprogram sehingga sangat fleksibel, m em ungkinkan perancang unt uk m em ilih dan m em program hanya sat u bent uk perkalian yang akan digunakan unt uk t iap- t iap fungsi spesifik. Bent uk- bent uk perkalian ini kem udian dapat dipilih unt uk dik om binasikan at au dij um lahk an dengan y ang lainny a unt uk m em bent uk persam aan logik a AND- OR ( sum of Product t erm ) .

Q3 Q1 Q0

I1 I0

Matrik OR (dapat diprogram)

Matrik AND (dapat diprogram)

(6)

2 .3 .2 . PAL ( Pr ogr a m m a ble Ar r a y Logic)

PAL m em iliki m at rik AND yang dapat diprogram sedangkan m at rik OR- nya t et ap.Sepert i t erlihat pada gam bar 2.7.

Gam bar 2. PAL y ang m em puny ai 3 input dan 4 out put .

Penghilangan m at rik dioda skring pada bagian m at rik OR dapat m enek an biay a pem buat anny a.Walaupun m at rik OR t idak dapat diprogram , nam un fleksibilit asnya hanya berkurang sedikit j ika dibandingkan dengan FPLA.

2 .3 .3 . PROM ( Pr ogr a m m a ble Re a d On ly M e m or y )

PROM m engandung m at rik AND y ang t et ap dan m at rik OR y ang dapat diprogram sepert i y ang t erlihat pada gam bar 2.8.

Q3 Q1 Q0

I1 I0

Matrik OR (tetap)

Matrik AND (Dapat diprogram)

(7)

Gam bar 2.8. PROM m em puny ai 16 w ord ( 4 bit )

Pada m at rik OR t erdapat 32 dioda skring y ang dapat diprogram . Pada m at rik AND susunan m at riknya sam a dengan susunan dekoder, sehingga unt uk m at rik AND- ny a dapat digant ikan dengan dek oder 3 k e 8. Ada dua k eunt ungan j ik a m enggunakan PROM dibandingkan dengan FPLA m aupun PAL, yait u : pert am a, k arena sering digunak an pada beberapa aplikasi m ak a PROM dibuat dalam j um lah besar sehingga harganya m urah. Kedua, m erupakan solusi logika yang um um dengan k at a lain m eny ediak an seluruh perkalian dari v ariabel input . Ak an t et api j um lah v ariabelny a t erbat as k arena t iap penam bahan sat u buah input ak an m em erluk an gerbang AND dua k ali lebih bany ak .

2 .4 . Pe m ba n gk it Pu lsa

Pem bangk it pulsa adalah suat u rangk aian y ang m enghasilkan k eluaran dengan am plit udo berubah t erhadap w ak t u. Kebany ak an sist em digit al m em but uhk an rangkaian pew akt u yang m engeluarkan rent et an ant ar langkah suat u urut an, dan sem ua operasi dilak uk an selam a orde pulsa t egangan pendek ( pulsa clock ) .

Pulsa clock y ang um um berbent uk sepert i gam bar 2.9. Diant ara pulsa- pulsa clock, level t egangan adalah logika 0( low ) . Pada sisi naik pulsa clock, t egangan naik

Q3 Q2 Q1 Q0

I1 I0

Matrik OR (dapat diprogram)

Matrik AND (tetap)

(8)

secara m endadak ke logika 1 ( high) . Jangka w akt u unt uk naik ini disebut w akt u naik ( rise t im e) , y ang besarny a beberapa nano det ik . Tegangan bert ahan pada logik a 1 selam a j angk a w ak t u y ang disebut lebar pulsa ( pulse w idt h) , k em udian k em bali k e logika 0 dalam j angka w akt u yang disebut w akt u t urun. Rangkaian yang m em anpaat k an pulsa clock ak an beroperasi pada w ak t u naik at au w ak t u t urun.

Gam bar 2.9 Pulsa Clock yang um um

Pula –pulsa clock unt uk rangkaian yang diberi clock pada kecepat an t inggi biasany a harus dibangk it k an sendiri, k ecuali j ik a t erdapat pulsa- pulsa dari sum ber lain ( m isalny a j aringan um um ) . Rangk aian pem bangk it pulsa clock dapat m enggunak an t ransisit or , I C digit al, at au I C linier, asalk an m em ak ai cat u day a y ang sam a dan pulsanya m em iliki w akt u naik dan w akt u t urun yang sesuai.

Rangkaian dengan I C linier yang sering dipakai bersam a dengan rangkaian digit al sebagai sum ber pulsa clock adalah I C pew ak t u 555.

2 .4 .1 . M u lt iv ibr a t or

Mult ivibrat or adalah suat u rangkaian yang t erdiri dari dua buah pirant i akt if dengan keluaran yang saling berhubungan dengan m asukan yang lain. Um pan balik posit if yang dihasilkan m enyebabkan pirant i yang sat u harus di cut off, sedangkan pirant i yang lain dipaksa m elakukan penghant aran.

Mult ivibrat or dikelom pokkan kedalam bist abil, m onost abil dan ast abil. Rangkaian m ult ivibrat or bist abil m em iliki ciri- ciri, bahw a rangkaian ini t et ap berada pada t ingk at an ( level) k eluaran y ang diberik an apabila t idak dik enak an siny al ( t rigger) dari luar. Penerapan sinyal dari luar akan m enyebabkan perubahan k eadaan, dan t ingk at k eluaran ini ak an t et ap sam pai ada siny al dari luar berik ut ny a. Jadi rangk aian bist abil m em erluk an dua siny al sebelum k em bali k ek eadaan aw al.

Mult ivibrat or m onost abil at au one shot , m enghasilkan sat u pulsa dengan selang w ak t u t ert ent u dalam m enanggapi suat u siny al t rigger dari luar. I ni berart i bahw a hanya sat u saj a keadan st abil. Penerapan t rigger m engakibat kan perubahan k eadaan k uasi st abil, y ang berart i bahw a rangk aian t et ap berada pada k eadaan k uasist abil pada selang w ak t u y ang dit ent uk an dan k em udian k em bali k ek eadaan aw al. Ak ibat ny a adalah siny al t rigger int ernal dibangk it k an y ang m enghasilkan t ransisi k eadaan st abil.

Mult ivibrat or ast abil at au free running adalah m ult ivibrat or yang m em iliki dua keadaan kuasi st abil ( bukan keadaan st abil) , dan kondisi rangkaian berosilasi diant arany a. Dalam hal ini t idak diperluk an siny al t rigger luar unt uk m enghasilkan perubahan k eadaan. Karena sifat osilasi diant ara dua k eadaan ini, rangk aian ast abil digunakan unt uk m enghasilkan gelom bang segi em pat .

Tepi Turun Tepi Naik

(9)

2 .4 .2 . Pe w a k t u ( Tim e r ) 5 5 5

I C 555 m erupak an pew ak t u ( t im er) y ang sangat serbaguna sehingga dapat dipak ai unt uk berbagai penerapan. Dengan m enam bahk an beberapa resist or dan k apasit or, I C ini dapat berfungsi sebagai m ult ivibrat or, picu scim it , unt uk m odulasi lebar pulsa dan penundaan w akt u ( t im e delay) pulsa.

Gam bar 2.10Diagram blok pew ak t u ( t im er) 555 2 .4 .3 . Pe w a k t u 5 5 5 Se ba ga i M u lt iv ibr a t or Ast a bil

Mult ivibrat or ast abil dapat m enghasilkan aliran aliran pulsa yang kot iniu, berbent uk segi em pat y ang dapat berada pada dua k eadaan. Ak an t et api k eadaan k edua pulsa- pulsa y ang dihasilkan t idak berada pada k eadaan st abil, sepert i t erlihat pada gam bar 2.11.

Gam bar 2.11 Rangkaian m ult ivibrat or ast abil

Kapasit or C m engisi m uat an m elalui t ahanan R1 dan R2, sedangkan

pengosongan m uat an hanya m elalui t ahanan R2. Dalam m ode ini, t egangan k apasit or dalam m elak uk an pengisian dan pengosongan berada diant ara 1/ 3 dan 2/ 3 Vcc. Saat

4 8 7

6 2

C R2

Vcc

0,01µF

IC 555

Vreff

Reset

Vcc

Control Voltage

Trigger

Thereshold

Discharge

Output

buffer

Gnd

R

R S Q

R

Q

1 +

+ - -

1 2

3 7 6 4

(10)

kapasit or m engisi m uat an m elalui R1 dan R2 t egangan naik secara eksponensial dengan t et apan w ak t u τ = ( R1 + R2 ) C.

• Wak t u y ang dibut uhk an pada saat t egangan m encapai 1/ 3 Vcc adalah : 1/ 3 Vcc = Vcc ( 1 – e

- t /τ₎

1/ 3 = 1 – e- t /τ 2/ 3 = e- t /τ ln 2/ 3 = - t / τ t = 0,4055

( R1 + R2 ) C ...2.1

• Saat t egangan m encapai 2/ 3 Vcc w akt u yang dibut uhkan unt uk m engisi k apasit or adalah :

2/ 3 Vcc = Vcc ( 1- e- t /τ ) 2/ 3 = 1 - e- t /τ

1/ 3 = e- t /τ ln 1/ 3 = - t / τ

t = 1,0986 ( R1 + R2 ) C ...2.2 Sehingga selang w akt u pengisian kapasit or ( keluaran t inggi) adalah :

T1= w akt u t egangan m encapai 2/ 3 Vcc – w akt u t egangan m encapai 1/ 3 Vcc T1 = ( 1,0986 – 0,4055) τ

T1 = 0,6932 ( R1 + R2 ) C ...2.3 Tet apan w ak t u pengosongan k apasit or adalah τ = R2 C

• Wak t u pengosongan pada saat t egangan m encapai 1/ 3 Vcc adalah 1/ 3 Vcc = Vcc e- t /τ

1/ 3 = e- t /τ ln 1/ 3 = - t / τ

t1/ 3 = 1,0986 R2 C ...2.4

• Wak t u pengosongan pada saat t egangan m encapai 2/ 3 adalah : 2/ 3 Vcc = Vcc e- t /τ

2/ 3 = e- t /τ

ln 2/ 3 = 0,4055 R2 C ...2.5 Sehingga selang w akt u pengosongan ( keluaran rendah) adalah

T2 = t1/ 3 - t2/ 3

= ( 1,0986 – 0,4055) τ

= 0,6932 R2 C ...2.6 Sedangk an selang w ak t u t ot al selam a sat u perioda adalah

T = T1 + T2

= 0,6932 ( R1 + R2) C + 0,6932 R2 C

(11)

Mak a frekuensi osilasiny a adalah : F = 1/ T

C

)

2 R

2

1 R

(

6932

,

0

1 +

C

)

2 R

(

44 ,

1 +

...2.8

2 .5 Pe n ca ca h ( Cou n t e r )

Pencacah m erupakan suat u rangkaian logika yang berfungsi unt uk m encacah j um lah pulsa pada bagian input dan k eluaran berupa digit biner, dengan saluran t ersendiri unt uk set iap pangk at dua 20, 21, 22 dan set erusny a . Pencacah t erdiri dari flip- flop y ang diserik an dim ana k eadaan arus k eluarany a dit ahan sam pai ada clock . Pencacah dapat dibagi m enj adi dua t ipe, y ait u : Sy nchronous dan Asy nchonous, dim ana k eduany a dibedak an dengan bagaim ana cara diclock .

Pencacah Asy nchonous didisain dengan m enggunak an flip- flop pada k eadaan t oggle. Flip- flop JK at au D dapat dibuat k edalam k eadaan t oglle. Flip- flop JK dapat dibuat dalam k eadaan t oglle dengan m enghubungk an k edua input J dan K pada logik a 1( high) . Sedangk an unt uk flip- flop t ipe D, dapat dibuat dalam k eadaan t oglle dengan m enghubungkan keluaran

Q

kem bali ke input .

Pencacah asy nchonous bek erj a dengan m engk ask ade seri flip- flop dalam k eadaan t ogle secara bersam aan. Keluaran t iap- t iap flip- flop digunak an sebagai clock unt uk flip- flop berikut nya secara berurut an. Hal ini m enyebabkan flip- flop berubah secara asynchonous, sepert i gelom bang. Pencacah asynchonous lebih dikenal sebagai pencacah ripple. Karena cara penghubungan set iap flip- flop sepert i diat as, sehingga set iap frekuensi flip- flop berik ut ny a dibagi dua . Hal ini dit unj uk k an pada cont oh pencacah riple pada gam bar 2.12

Gam bar 2.12

Pencacah biner ripple em pat k eluaran

Diagram pew ak t u pencacah biner ripple dit unj uk k an pada gam bar 2.13, dim ana panah pada diagram w akt u m enunj ukan penyebab dan hasilnya. Hal ini m ununj ukan bagaim ana bent uk gelom bangnya dapat m enunj ukan cara pencacahanny a dari LSB ( Louw est Significant Bit ) sam pai MSB ( Most Signoficant Bit ) .

Penggunaan pencacah ripple ini sangat luas, set iap I C t erdiri at as em pat m ast er- slav e flip- flop dan gerbang reset nol. Karena hargany a m urah dan serbaguna, pencacah ripple sangat berguna bagi sist em inst rum ent asi t erut am a sebagai pem bagi frekuensi

> Clk Q Q D

(12)

Gam bar 2.13

Diagram pew ak t u dan hasil cacahan pencacah biner em pat bit 2 .6 Re gist e r Ge se r

Regist er geser adalah suat u rangkaian yang m enggunakan flip- flop yang saling disam bung secara seri sehingga set iap bit y ang disim pan di k eluaran Q digeser ke flip- flop berik ut ny a. Pergeseran bit ini t erj adi pada set iap pulsa clock . Pulsa- pulsa clock t er sebut dikir im kesem ua flip- flop dalam regist er, sehingga operasiny a berj alan secara sinkron. Flip- flop j enis apapun y ang operasiny a sesuai ( t erpicu t epian) dapat dipak ai.

Regist er m erupak an blok logik a y ang sangat pent ing dalam k ebany ak an sist em digit al. Regist er sering digunakan unt uk m enyim pan ( sem ent ara) inform asi biner y ang m uncul pada k eluaran sebuah m at rik pengk odean. Disam ping it u, regist er sering digunakan unt uk m enyim pan ( sem ent ara ) dat a biner yang sedang dikodekan. Mak a regist er m em bent uk suat u k ait an y ang sangat pent ing ant ara sist em digit al ut am a dan kanal- kanal keluaran.

Regist er y ang paling sederhana t erdiri dari sat u flip- flop saj a, yang berart i hany a dapat m eny im pan dat a t erdiri suat u bit bilangan biner saj a y ait u 0 at au 1 oleh sebab it u unt uk m eny im pan dat a y ang t erdiri em pat bit bilangan biner m ak a diperluk an em pat buah flip- flop.

Regist er geser m erupak an k elas k om ponen y ang sangat pent ing dalam sem ua t ipe rangk aian digit al. Karena k eluaran flip- flop diubah hanya oleh pulsa clock yang

D C B A

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

MSB LSB

Bentuk pulsa

Hasil cacahan

(13)

t et ap ada) t idah m engubah k eluaran flip- flop selam a kondisi ini t erj aga. Karena it u, set iap flip- flop dapat dipak ai unt uk m eny im pan digit biner ( bit ) selam a day a m asih dik enak an dan pulsa- pulsa clock dit ahan. Seperangk at bit dapat disim pan dalam regist er, dengan sat u flip- flop unt uk set iap bit . Regist er geser m em puny ai em pat t ipe dasar, y ait u :

2 .6 .1 . SI SO ( Se r ia l I n Se r ia l Ou t )

` Pada t ipe ini dat a dim asuk k an bit dem i bit m ulai dari flip- flop y ang paling uj ung dan digeser sam pai sem uany a t erisi. Pergeseran dat a diat ur oleh siny al clock t iap k ali dat a dim asuk k an sat u persat u. Cara m eny im pan dat a secara sej aj ar, sem ua bagian regist er at au m asing- m asing flip- flop ak an dim uat i pada saat y ang bersam aaan. Sepert i y ang t erlihat pada gam bar 2.14. dim ana pada gam bar t ersebut regist er geser m enggunak an flip- flop t ipe D.

Gam bar 2.14. Rangk aian Regist er Geser t ipe SI SO m enggunak an flip- flop t ipe D Tegangan logik a m asuk an dium pank an k e dalam regist er geser pada set iap pulsa clock , dan dapat berubah pada w ak t u diant ara pulsa- pulsa clock . Sesudah sej um lah pulsa clock y ang sam a dengan j um lah flip- flop dalam regist er, dik eluaran t erdapat bit y ang sam a dengan bit pert am a k ali m asuk t adi. Regist er SI SO y ang dipak ai dengan cara ini dapat bert indak sebagai t undaan w ak t u, dim ana bit dik eluaran t ert unda selam a beberapa pulsa clock ( Sam a dengan j um lah flip- flop) 2 .6 .2 . PI PO ( Pa r a lle l I n Pa r a lle l Ou t )

Regist er geser PI PO diperlihat k an pada gam bar 2.15. dengan m enggunak an

flip- flop t ipe D. Pada cara ini sem ua bagian regist er at au m asing- m asing flip- flop diisi

pada saat y ang bersam aaan at au out put m asing- m asing flip- flop akan respon sesuai dat a pada saat y ang sam a set elah diberik an siny al input k ont rol, dan biasany a m enggunak an t erm inal set / reset buk an dengan pem berian clock .

D D D

D QA QB QC QD

Clk Clk Clk Clk

>

Serial Data In Serial Data Out

(14)

Gam bar 2.15. Rangk aian Regist er Geser t ipe PI PO m enggunak an flip- flop t ipe D. Jik a t idak ada pulsa clock y ang dik enak an, bit t idak digeserkan dan pem bacaan di t erm inal Q adalah sam a dengan apa y ang dim asuk k an. Pem ak aian regist er ini adalah m et ode y ang m eny enangk an unt uk m eny im pan beberapa bit secara sem ent ara. Jik a diberi pulsa clock , set iap bit ak an digeserkan sat u t em pat pada set iap pulsa clock .

2 .6 .3 .PI SO ( Pa r a lle l I n Se r ia l Ou t )

Regist er ini m em ungk ink an k it a dapat m eengirim dat a secara paralel input m elalui sat u saluran dengan out put serial sepert i y ang t erlihat pada gam bar 2.16 dibaw ah ini.

D D D

D QA QB QC QD

Clk Clk Clk Clk

>

> > >

Paralel Data Out

Clock

QA QB QC QD

Clr

Clr Clr Clr

PRE PRE PRE PRE

(15)

Gam bar 2.16 Rangk aian regist er geser t ipe PI SO m enggunak an flip- flop t ipe D

Jenis flip- flop yang digunakan adalah J- K flip- flop at au flip- flop yang

dilengk api denga input preset dan input preclear. Pem asuk an dat a dilak uk an m elalui input Preset . Dat a k em udian digeser k eluar sat u bit pada saat k et ik a diberik an pulsa clock. Hal ini m em ungkinkan dat a yang disaj ikan dalam bent uk paralel ( beberapa saluran pada saat y ang sam a) ) dapat diubah m enj adi bent uk serial ( bit dem i bit ) unt uk dipancarkan m elalaui sat u saluran.

2 .6 .4 SI PO ( Se r ia l in Pa r a lle l Ou t )

Regist er serial in parallel out ( SI PO) m erupak an k ebalikan dari regist er PI SO, j ik a sepert i y ang t erlihat pada gam bar 2.17 dibaw ah ini.

Gam bar 2.17. Rangk aian regist er geser t ipe SI PO m enggunak an flip- flop t ipe D Dalam t ipe ini, dat a disaj ik an sat u bit pada sat u saat lalu digeser m asuk pada set iap pulsa clock. Sesudah seperangkat pulsa clock lengkap, regist er m enj adi penuh dan k andunganny a dapat dibaca dit erm inal Q at au dik eluark an m elalui seperangk at saluran paralel. Dalam pengert ian ini, dik eeluarkan berart i bahw a bit - bit t ersebut

D D D

D QA QB QC QD

Clk Clk Clk Clk

>

> > >

Serial Data In

Paralel Data Out

Clock

QA QB QC QD

D D D

D QA QB QC QD

Clk Clk Clk Clk

>

> > >

Serial Data Out

Clock Clr

Clr Clr Clr

PRE PRE PRE PRE

Load

(16)

dapat dipak ai unt uk m engoperasikan gerbang at au rangk aiaan lain, sem ent ara regist ernya sendiri t idak m engalam i perubahan karena t indakan ini. Dengan m enggunak an regist er SI PO, bit - bit dat a y ang sudah dipancark an secara berurut an dari sebuah saluran dapat dik um piulkan hingga m em bent uk sat u ‘kat a’ dari beberapa bit .

2 .6 .5 . I C 7 4 1 9 4

Regist er dua arah ini dirancang unt uk m enggabungkan secara nyat a sem ua sifat y ang m ungk in digabungk an dalam sat u regist er geser. Rangk aian berisi 45 gerbang ekivalen dan m em punyai m asukan paralel, keluaran paralel, m asukan seri geser k e k iri dan geser k e k anan., m asuk an k endali m ode- operasi, dan garis hapus penolak langsung. Regist er m em puny ai em pat m ode operasi y ang berbeda, y ait u:

• Beban Paralel ( seluruh sisi)

• Geser k e k anan ( dalam arah QA m enuj u QD)

• Geser ke kiri ( dalam arah QD m enuj u QA)

• Det ak t erhalang ( t idak m engerj ak an sesuat u)

Konfigurasi Pin dari I C 74194 sert a t abel k ebenarany a dapat dilihat pada gam bar 2.18 dibaw ah ini.

1 2 3 4 5 6 7

8 9

10 11 12 13 14 15 16 Vcc

Detak S1

Gnd A B C D

Seri Input (geser Kiri)

Hapus

Seri Input (geser Kanan)

(17)

Tabel k ebenaran I C 74194

I NPUT OUTPUT

MODE SERI PARALEL

HAPU S

S1 S2 DETAK LEFT RI GHT

A B C D QA QB QC QD

L H H H H H H H

X X X X H H L H L H H L H L L L

X L

X X X X X X X H X L H L L X

X X

X X X X X X X X a b c d

X X X X X X X X X X X X X X X X X X X X

L L L L QA0 QB0 QC0 QDO a b c d

H QAN QBN QCN L QAN QBN QCN QBN QCN QDN H QB0N QCN QDN L QA0 QB0 QC0 QDO

H = t ingk at t inggi L = t ingk at rendah

X = sem barang ( sem barang m asuk an, t erm asuk t ransisi) = t ransisi dari t araf rendah k e t inggi

a,b,c,d = t araf st at us st asioner di j alan m asuk an A,B,C,D

QAO, QB0, QC0, QD0 = t araf QA, QB, QC, QD sebelum t erj adi kondisi j alan m asukan st at us st asioner yang dit unj ukkan.

QAN, QBN, QCN,QDN = t arar QA, QB, QC,QD sebelum t ransisi lonceng paling ak hir.

BAB I I I

TUJUAN D AN M AN FAAT PEN ELI TI AN 3 .1 . Tu j u a n Pe n e lit ia n

Merancang desain dasar rangkaian PROM dengan sist em PLA sert a m engk onst ruk sik any a sebagai alat pengendali papan rek lam e dengan m em buat sendiri rangkain PROM sist em PLA- nya.

3 .2 . M a n fa a t Pe n e lit ia n

Dengan m em buat rangkaian sepert i pada rangkain penelit ian ini m aka t am pilan k arak t er y ang dit am pilkan pada display dapat digant i set iap saat t anpa ada harus m enggant i peralat an yang digunakan, sehingga sangat m enghem at dana j ika k areak t er y ang ingin dit am pilkan sering dirom bak .

(18)

BAB I V

M ETOD E PEN ELI TI AN 4 .1 . D e sa in Pe n e lit ia n

Desain penelit ian adalah sebagai berik ut

Gam bar 4.1 Diagram Blok 4 .2 . M e t ode Pe n ga m bila n D a t a

Bila rangk aian k ont rol alam at m endapat clock m ak a rangk aian k ont rol alam at ak an m engirim alam at sesuai dengan j um lah pulsa y ang dit erim any a dari clock k e PROM sisem PLA. Kem udian PROM ak an m engeluarkan dat a y ang disim panny a sesuai dengan alam at y ang dit erim any a dari k ont rol alam at , dat a y ang disim pan di t am pilkan di 7 segm en berupa hex adesim al. Dat a y ang dik eluark an oleh PROM ak an dit angk ap oleh Shift Regist er y ang dik ont rol dengan pulsa clock cepat , y ang k em udian dat any a dit am pilkan di display LED berbent uk k arak t er.

BAB V

H ASI L D AN PEM BAH ASAN 5 .1 . H a sil Pe n ga m a t a n

Hasil pengam at an diperoleh dengan m eny im pan sut u k alim at pada PROM k em udian m enam pilkanny a pada display, dalam penelit ian ini disim pan dat a dalam PROM unt uk m em bent uk kalim at “ DI GI TAL” yang digeser kekanan, dim ana dat a y ang harus disim pan dalam PROM adalah sebagai berik ut :

PROM Sistem PLA

Clock

Rangkaian

Kontrol

Shift

Register

Display Matrik LED

(19)

Tabel 4.1 Dat a PROM unt uk m em bent uk k arak t er “ DI GI TAL” D0 D1 D2 D3 D4 D5 D6 D7 HEXADESI MAL

0 1 1 1 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 0 0 1 0 0 0 1 1 0 0 00 80 80 80 FF 00 FF 11 11 FF 00 01 01 FF 01 01 00 FF 00 F1 91 81 7E 00 FF 00 3C 42 81 FF 00 00 5 .2 . Pe m ba h a sa n

Mak a unt uk m em buat supay a PROM m eny im pan dat a sepert i diat as m ak a sak lar pada m at rik OR pada PROM harus t erhubung sepert i pada gam bar dibaw ah ini:

(20)

Gam bar 4.1 PROM sist em PLA y ang m enim pan dat a berbent uk k arak t er “ DI GI TAL” Tiap- t iap alam at m engeluarkan 8 bit dat a y ang k em udian disusun unt uk m em bent uk suat u k alim at / k arak t er dengan m enggunak an regist er geser sebagai peny im pan sem ent ara y ang k em udian dat a y ang disim pan digeser k e regist er berik ut ny a sehingga pada m at rik LED t am pak m enj adi m em bent uk suat u k arak t er y ang bergerak , sehingga dapat digunak an sebagai papan rek lam e y ang dat any a dapat dirobah set iap saat dengan hany a m enggeser sak lar,dan t am pilany a dapat dibuat m enarik .

Y10

Y11

Y12

Y13

Y14

Y15

Y10

Y11

Y12

Y13

Y14

Y15

A B C D

D C B

A

D1 D2 D3 D4 D5 D6 D7

(21)

BAB V I

KESI M PULAN D AN SARAN 5 .1 . KESI M PULAN

Berdasark an hasil percobaan peralat an m ak a dapat diam bil k esim pulan : 1. Peralat an PROM sist em PLA y ang digunak an m em puny ai dat a y ang dapat dirubah

dengan hany a m em indahk an sak lar/ j um per, sehingga dat a dapat dit uk ar t anpa harus m enggant ikan peralat an/ I C.

2. PROM y ang dirancang hany a dapat m eny im pan 32 alam at , y ait u alam at 00- 1Fh karena hanya m enggunakan dua buah dekoder yang digandengkan.

3. Rancangan y ang t elah dibuat dapat m enam pilkan dat a PROM dalam bent uk k arak t er y ang bergerak dengan m enggunak an regist er geser dan t elah bek erj a dengan baik.

5 .2 . SARAN - SARAN

1. Karena dalam penelit ian ini penulis hanya m enggunakan dua buah dekoder sehingga hanya dapat m enyim pan 32 alam at , m aka penulis m enyarankan agar dik em bangk an lagi m enj adi lebih besar lagi dengan m enggandengk an lebih bany ak dek oder lagi.

2. Tam pilan m at rik LED dik ont rol dari regist er geser sehingga m em but uhk an bany ak I C regist er geser, m ak a penulis m eny arank an agar t am pilan dat a dapat dibuat dengan m et ode lain y ang lebih baik.

D AFTAR PUSTAKA

1. David Bucchlah, Wayne McLahan, “ Applied Elect ronic I nst rum ent at ion And Measurm ent ” , MacMilian Publishing Com pany, 1992

2. I an Robert son Sinclair, Suryaw an,” Panduan Belaj ar Elekt ronik Digit al” , Elex Media Kom put indo, Jak art a, 1993

3. Sut risno,” Rangk aian Digit al dan Rancangan Logik a” , Erlangga, Jak art a, 1990 4. K.F. I brahim ,” Teknik Digit al” , Andi Offset , Jak art a, 1996

5. Hodges D. , Jacson, Nasut ion S.” Analisa dan Desain Rangkaian Terpadu

Digit al” , Erlangga, Jak art a, 1987

6. Sut ant o,” Rangk aian Elekt ronika “ , F. Tek nik UI , UI - Press, 1994

7. Tok heim . R., “ Elek t ronik a Digit al” , Edisi Kedua, Erlangga, Jak art a, 1995

8. Sofyan H. Nasut ion, “ Analisa dan Desain Rangkaian Terpadu Digit al” , Penerbit Erlangga, Jak art a, 1987

9. Sendra, Sm it h, Kenet h C.,” Rangkaian Mikroelekt ronika” , Penerbit Erlangga, Jak art a, 1989

1 0 . Neil, West e, Kam ran Enshroghia,” Principles of CMOS VLSI Design” , Univercit y of Adelaide, Aust ralia.

(1)

2 .6 .5 . I C 7 4 1 9 4

• Beban Paralel ( seluruh sisi)

• Geser k e k anan ( dalam arah QA m enuj u QD)

• Geser ke kiri ( dalam arah QD m enuj u QA)

• Det ak t erhalang ( t idak m engerj ak an sesuat u)

Konfigurasi Pin dari I C 74194 sert a t abel k ebenarany a dapat dilihat pada gam bar 2.18 dibaw ah ini.

1 2 3 4 5 6 7

8 9

10 11 12 13 14 15 16 Vcc

QA QB QC QD Detak S1 S0 Gnd

A B C D Seri Input (geser Kiri) Hapus Seri Input (geser Kanan)

(2)

Tabel k ebenaran I C 74194

I NPUT OUTPUT

MODE SERI PARALEL

HAPU S

S1 S2 DETAK LEFT RI GHT

A B C D QA QB QC QD L

H H H H H H H

X X X X H H L H L H H L H L L L

X L

X X X X X X X H X L H L L X

X X

X X X X X X X X a b c d

X X X X X X X X X X X X X X X X X X X X

L L L L QA0 QB0 QC0 QDO a b c d

H QAN QBN QCN L QAN QBN QCN

QBN QCN QDN H QB0N QCN QDN L QA0 QB0 QC0 QDO

H = t ingk at t inggi L = t ingk at rendah

X = sem barang ( sem barang m asuk an, t erm asuk t ransisi) = t ransisi dari t araf rendah k e t inggi

a,b,c,d = t araf st at us st asioner di j alan m asuk an A,B,C,D

QAO, QB0, QC0, QD0 = t araf QA, QB, QC, QD sebelum t erj adi kondisi j alan m asukan st at us st asioner yang dit unj ukkan.

QAN, QBN, QCN,QDN = t arar QA, QB, QC,QD sebelum t ransisi lonceng paling ak hir.

BAB I I I

(3)

BAB I V

M ETOD E PEN ELI TI AN 4 .1 . D e sa in Pe n e lit ia n

Desain penelit ian adalah sebagai berik ut

Gam bar 4.1 Diagram Blok

4 .2 . M e t ode Pe n ga m bila n D a t a

BAB V

H ASI L D AN PEM BAH ASAN 5 .1 . H a sil Pe n ga m a t a n

PROM Sistem PLA

Clock

Rangkaian

Kontrol

Shift

Register

Display Matrik LED

(4)

Tabel 4.1 Dat a PROM unt uk m em bent uk k arak t er “ DI GI TAL” D0 D1 D2 D3 D4 D5 D6 D7 HEXADESI MAL

5 .2 . Pe m ba h a sa n

Mak a unt uk m em buat supay a PROM m eny im pan dat a sepert i diat as m ak a sak lar pada m at rik OR pada PROM harus t erhubung sepert i pada gam bar dibaw ah ini:

(5)

Y10

Y11

Y12

Y13

Y14

Y15

Y10

Y11

Y12

Y13

Y14

Y15 A

B C D

G1 G2

G2 G2 D C B

A

A0 A1 A2 A3

Y0 Y1

D1 D2 D3 D4 D5 D6 D7 D0

(6)

BAB V I

KESI M PULAN D AN SARAN 5 .1 . KESI M PULAN

Berdasark an hasil percobaan peralat an m ak a dapat diam bil k esim pulan : 1. Peralat an PROM sist em PLA y ang digunak an m em puny ai dat a y ang dapat dirubah

dengan hany a m em indahk an sak lar/ j um per, sehingga dat a dapat dit uk ar t anpa harus m enggant ikan peralat an/ I C.

2. PROM y ang dirancang hany a dapat m eny im pan 32 alam at , y ait u alam at 00- 1Fh karena hanya m enggunakan dua buah dekoder yang digandengkan.

3. Rancangan y ang t elah dibuat dapat m enam pilkan dat a PROM dalam bent uk k arak t er y ang bergerak dengan m enggunak an regist er geser dan t elah bek erj a dengan baik.

5 .2 . SARAN - SARAN

D AFTAR PUSTAKA

1. David Bucchlah, Wayne McLahan, “ Applied Elect ronic I nst rum ent at ion And Measurm ent ” , MacMilian Publishing Com pany, 1992

2. I an Robert son Sinclair, Suryaw an,” Panduan Belaj ar Elekt ronik Digit al” , Elex Media Kom put indo, Jak art a, 1993

3. Sut risno,” Rangk aian Digit al dan Rancangan Logik a” , Erlangga, Jak art a, 1990 4. K.F. I brahim ,” Teknik Digit al” , Andi Offset , Jak art a, 1996

5. Hodges D. , Jacson, Nasut ion S.” Analisa dan Desain Rangkaian Terpadu Digit al” , Erlangga, Jak art a, 1987

6. Sut ant o,” Rangk aian Elekt ronika “ , F. Tek nik UI , UI - Press, 1994

7. Tok heim . R., “ Elek t ronik a Digit al” , Edisi Kedua, Erlangga, Jak art a, 1995

8. Sofyan H. Nasut ion, “ Analisa dan Desain Rangkaian Terpadu Digit al” , Penerbit Erlangga, Jak art a, 1987