UJIAN TENGAH SEMESTER (4)

UJIAN TENGAH SEMESTER GASAL 2012/2013

  MATA KULIAH : PERANCANGAN SISTEM DIGITAL HARI /TGL UJIAN : KAMIS / 22 NOVEMBER 2012 SIFAT UJIAN : CLOSED BOOK

  WAKTU : 90 MENIT JURUSAN /KELAS : TEKNIK ELEKTRO / H (Sore ) DOSEN :Riny Sulistyowati LEMBAR : 2 Lembar

  ================================================================== SOAL

  1. Simulasikan persamaan berikut ini dan sederhanakanlah persamaan tersebut, buktikanlah bahwa hasil penyederhanaan yang dilakukan benar!

  

X = ABCD + ABCD + ABCD + ABCD + ABCD+ ABCD + ABCD + ABCD + ABCD +

ABCD + ABCD

  Langkah 1 : gambar rangkaian diatas pada schematic editor! Langkah 2 : simulasikan sehingga diperoleh timing diagramnya! Langkah 3 : Sederhanakan rangkaian tersebut! Langkah 4 : gambar hasil rangkaian yang telah disederhanakan ! Langkah 5 : simulasikan rangkaian yang telah disederhanakan sehingga diperoleh timing

  diagramnya !

  Langkah 6 : bandingkan timing diagram sebelum disederhanakan dengan yang setelah disederhanakan!

  2. Simulasikan persamaan berikut ini dan sederhanakanlah persamaan tersebut, buktikanlah bahwa hasil penyederhanaan yang dilakukan benar!

  

= ABCD + ABCD + ABCD + ABCD + ABCD + ABCD+ ABCD + ABCD + ABCD +

Y ABCD + ABCD + ABCD

  Langkah 1 : gambar rangkaian di atas pada schematic editor! Langkah 2 : simulasikan sehingga diperoleh timing diagramnya! Langkah 3 : Sederhanakan rangkaian tersebut ! Langkah 4 : gambar hasil rangkaian yang telah disederhanakan ! Langkah 5 : simulasikan rangkaian yang telah disederhanakan sehingga diperoleh timing

  diagramnya!

  Langkah 6 : bandingkan timing diagram sebelum disederhanakan dengan yang setelah

UJIAN TENGAH SEMESTER GASAL 2012/ 2013

  MATA KULIAH : PERANCANGAN SISTEM DIGITAL HARI /TGL UJIAN : KAMIS / 22 NOVEMBER 2012 SIFAT UJIAN : CLOSED BOOK

  WAKTU : 90 MENIT JURUSAN /KELAS : TEKNIK ELEKTRO / A pagi DOSEN :Riny Sulistyowati LEMBAR : 2 Lembar SOAL

  1. Simulasikan persamaan berikut ini dan sederhanakanlah persamaan tersebut, buktikanlah bahwa hasil penyederhanaan yang dilakukan benar! ( 0,1,2,3,4,5,7,10,11,13,15)

  F( a,b,c,d ) = ∑

  Langkah 1 : gambar rangkaian diatas pada schematic editor! Langkah 2 : simulasikan sehingga diperoleh timing diagramnya! Langkah 3 : Sederhanakan rangkaian tersebut! Langkah 4 : gambar hasil rangkaian yang telah disederhanakan ! Langkah 5 : simulasikan rangkaian yang telah disederhanakan sehingga diperoleh timing

  diagramnya !

  Langkah 6 : bandingkan timing diagram sebelum disederhanakan dengan yang setelah disederhanakan!

  2. Simulasikan persamaan berikut ini dan sederhanakanlah persamaan tersebut, buktikanlah bahwa hasil penyederhanaan yang dilakukan benar! ( 0,2,4,5,6,7,8,10,12,13,14,15)

  F( a,b,c,d ) = ∑

  Langkah 1 : gambar rangkaian di atas pada schematic editor! Langkah 2 : simulasikan sehingga diperoleh timing diagramnya! Langkah 3 : Sederhanakan rangkaian tersebut ! Langkah 4 : gambar hasil rangkaian yang telah disederhanakan ! Langkah 5 : simulasikan rangkaian yang telah disederhanakan sehingga diperoleh timing

  diagramnya!

  Langkah 6 : bandingkan timing diagram sebelum disederhanakan dengan yang setelah disederhanakan!

UJIAN TENGAH SEMESTER GASAL 2012/2013

  MATA KULIAH : TEKNIK DIGITAL HARI /TGL UJIAN : KAMIS / 20 NOVEMBER 2012 SIFAT UJIAN : CLOSED BOOK

  WAKTU : 90 MENIT JURUSAN /KELAS : TEKNIK ELEKTRO / H (Sore ) DOSEN :Riny Sulistyowati LEMBAR : 2 Lembar

  SOAL :

1. Sederhanakan fungsi Boole berikut :

a. F = xy + x’z + yz

  b. (x+y).(x’+z).(y+z)

2. Soal no.1 buat gerbang logikanya

  

3. Sederhanakan dengan menggunakan pemetakan dengan

gerbang logika : a. F = (A,B,C,D) = ∑

  ( 2,3,11,13,14,15 )

  b. F = (A,B,C,D) = ∏

  ( 0,1,2,3,4,10,11,12,14)

  4. Sederhanakan dengan metode Mc. Clousekey dengan soal no.3