Karakteristik Tegangan Keluaran Terhadap Perubahan Indeks Modulasi
E. Karakteristik Tegangan Keluaran Terhadap Perubahan Indeks Modulasi
Pengamatan terhadap bentuk dan besar tegangan bolak-balik keluaran inverter yang dihasilkan dari proses penyaklaran oleh sinyal-sinyal penggerak tidak dilakukan secara langsung. Untuk mengetahui pola tegangan hasil penyaklaran, dilakukan
pengamatan pada terminal Q 1 ,Q 2 ,Q 3 dan Q 4 sebagaimana tabel 12. Terminal- terminal ini mengeluarkan sinyal yang dianalogikan dengan hasil penyaklaran oleh sinyal-sinyal penggerak yang terjadi pada inverter. Besarnya indeks modulasi ditentukan oleh kombinasi saklar dip-sw sebagaimana tabel 12.
Gambar 62. Hasil pengamatan fasa kesatu dengan IM= 0,875.
Gambar 63. Hasil pengamatan fasa kesatu dengan IM= 0,5.
Beberapa hasil pengamatan dengan variasi indeks modulasi ditunjukkan pada gambar
49, gambar 50, gambar 62 dan gambar 63. Dari gambar- gambar tersebut terlihat bahwa pengaturan indeks modulasi mempengaruhi lebar pulsa PWM yang dihasilkan, semakin besar indeks modulasi semakin besar juga lebar pulsa yang dihasilkan.
Tabel 13. Jumlah dan lebar pulsa tegangan keluaran sinyal pembangkit PWM sinusoida pada indeks modulasi berbeda secara simulasi. Posisi Dip-SW
V AB V CD (Indeks Modulasi)
Lebar Pulsa
Σ Pulsa Lebar Pulsa
Besarnya tegangan efektif (V rms ) yang dihasilkan pada suatu nilai indeks modulasi dapat dihitung dari lebar pulsa tegangan dalam satu periode. Dari hasil Besarnya tegangan efektif (V rms ) yang dihasilkan pada suatu nilai indeks modulasi dapat dihitung dari lebar pulsa tegangan dalam satu periode. Dari hasil
Tabel 14. Lebar pulsa tegangan keluaran sinyal pembangkit PWM sinusoida pada indeks modulasi berbeda keluaran FPGA Posisi Dip-SW
V AB V CD (Indeks Modulasi)
Indeks Modulasi
Lebar Pulsa
Lebar Pulsa
Hasil Pengamatan dengan DSO terhadap tegangan V p-p keluaran pentapisan sinyal PWM sinusoida dengan indeks modulasi berbeda ditunjukkan pada tabel 15.
Tabel 15. Nilai V p-p pada indeks modulasi berbeda.
Tegangan V p-p
Indeks Modulasi (M)
Pada V AB dan V CD (Volt)
Berdasarkan tabel 13 dan 14 Besarnya V rms hasil simulasi dan sinyal pembangkit PWM sinusoida keluaran FPGA pada tiap indeks modulasi dapat dihitung. Lebar pulsa tegangan dalam satu periode dibagi dengan periode, kemudian Berdasarkan tabel 13 dan 14 Besarnya V rms hasil simulasi dan sinyal pembangkit PWM sinusoida keluaran FPGA pada tiap indeks modulasi dapat dihitung. Lebar pulsa tegangan dalam satu periode dibagi dengan periode, kemudian
Tabel 16. Nilai V rms pada indeks modulasi berbeda.
Indeks Modulasi Tegangan Efektif (V rms )
Tegangan Efektif (V rms ) (M)
Tegangan Efektif (V rms )
pada V AB dan V CD hasil
pada V AB dan V CD pada V AB dan V CD
keluaran pentapisan LPF 0,00000
simulasi
keluaran FPGA
0,000000 x V DC 0,000000 x V DC 0,000000 x V DC 0,03125
0,000000 x V DC 0,000000 x V DC 0,000000 x V DC 0,06250
0,000000 x V DC 0,000000 x V DC 0,000000 x V DC 0,09375
0,258199 x V DC 0,237835 x V DC 0,183850 x V DC 0,12500
0,298142 x V DC 0,291288 x V DC 0,275774 x V DC 0,15625
0,298142 x V DC 0,291288 x V DC 0,275774 x V DC 0,18750
0,298142 x V DC 0,291288 x V DC 0,275774 x V DC 0,21875
0,365148 x V DC 0,348155 x V DC 0,339415 x V DC 0,25000
0,380058 x V DC 0,370640 x V DC 0,360628 x V DC 0,28125
0,394405 x V DC 0,391836 x V DC 0,395984 x V DC 0,31250
0,408252 x V DC 0,391836 x V DC 0,395984 x V DC 0,34375
0,434613 x V DC 0,431113 x V DC 0,410126 x V DC 0,37500
0,471405 x V DC 0,458368 x V DC 0,431339 x V DC 0,40625
0,483046 x V DC 0,475671 x V DC 0,480837 x V DC 0,43750
0,494409 x V DC 0,475671 x V DC 0,480837 x V DC 0,46875
0,505525 x V DC 0,500505 x V DC 0,494979 x V DC 0,50000
0,527046 x V DC 0,524164 x V DC 0,516193 x V DC 0,53125
0,547723 x V DC 0,546800 x V DC 0,530335 x V DC 0,56250
0,557773 x V DC 0,557773 x V DC 0,551549 x V DC 0,59375
0,567646 x V DC 0,564971 x V DC 0,565691 x V DC 0,62500
0,596285 x V DC 0,589470 x V DC 0,579833 x V DC 0,65625
0,605530 x V DC 0,603023 x V DC 0,593975 x V DC 0,68750
0,614636 x V DC 0,612991 x V DC 0,608118 x V DC 0,71875
0,623610 x V DC 0,622799 x V DC 0,622260 x V DC 0,75000
0,641179 x V DC 0,641967 x V DC 0,639938 x V DC 0,78125
0,658281 x V DC 0,657513 x V DC 0,657616 x V DC 0,81250
0,658281 x V DC 0,657513 x V DC 0,657616 x V DC 0,84375
0,683130 x V DC 0,678680 x V DC 0,678829 x V DC 0,87500
0,699206 x V DC 0,696311 x V DC 0,692971 x V DC 0,90625
0,714920 x V DC 0,713506 x V DC 0,710649 x V DC 0,93750
0,722649 x V DC 0,724743 x V DC 0,724791 x V DC 0,96875
0,722649 x V DC 0,724743 x V DC 0,724791 x V DC
Tegangan efektif hasil simulasi, sinyal PWM sinusoida keluaran FPGA dan keluaran pentapisan sinyal PWM sinusoida ditunjukkan pada tabel 16, sedangkan grafik V rms
terhadap indeks modulasi ditunjukkan pada gambar 64.
Vrms Simulasi
Vrms FPGA
Vrms Tapis