voltage. Satu mewakili suatu logika 1 dan lainnya mewakili suatu logika 0.
Gambar 3 dan Gambar 4 berikut merupakan demodulator FSK dan bagan kotak dari modulator tersebut.
Gambar 3. Demodulator FSK Frequency Shift Keying. Bagan kotak modul demodulator FSK Frequency Shift Keying yang dirancang
sebagai berikut.
Gambar 4. Bagan Kotak Demodulator FSK Frequency Shift Keying.
3.1. TAPIS Filter
Sifat filter yang umum dipakai adalah sifat melewatkan isyarat masukan pada frekuensi tertentu dan meredam isyarat masukan pada frekuensi lainnya. Berdasarkan
daerah frekuensi yang dilewatkan dan daerah frekuensi yang diredam filter dapat dibagi menjadi tiga jenis antara lain: tapis lolos bawah, tapis lolos atas, dan tapis lolos pita.
Isyarat termodulasi FSK Frequency Shift Keying terdiri dari isyarat frekuensi tinggi dan rendah yang merupakan isyarat informasi. Pada demodulator FSK Frequency Shift
Keying hanya ada dua frekuensi masukan mark dan space, maka di sini juga hanya ada dua keluaran error voltage. Satu mewakili suatu logika 1 dan lainnya mewakili suatu
logika 0. Untuk memenuhi kondisi tersebut maka dalam perancangan ini digunakan tapis lolos bawah yang bertujuan untuk menghilangkan frekuensi tinggi. Untai tapis lolos
bawah ditunjukkan pada Gambar 5 berikut. Low Pass
Filter Untai
Offset
Low Pass Filter
Pelipat Frekuensi
Komparator in
out B
C D
E F
G FSK Receiver
Demodulator A
Gambar 5. Untai Tapis Lolos Bawah. Realisasi tapis lolos bawah dirancang dengan menggunakan Op-Amp dengan
kemiringan -20dBdecade ini berarti bahwa bila frekuensi meningkat 10 kali fc, tegangan keluaran akan berkurang 20dB. Persamaan frekuensi penggal untuk untai di atas sebagai
berikut.
RC f
c
2 1
3 Untuk komponen R digunakan R potensio, sehingga dapat diatur nilai R yang
diinginkan. Pada realisasi alat nilai R terukur sebesar 890 Ohm sedangkan nilai C yang digunakan sebesar 0,1 uF, dengan menggunakan Persamaan 3 maka didapatkan
frekuensi penggal sebesar 1790 Hz.
3.2 Untai Offset
Keluaran untai LPF Low Pass Filter masuk pada untai offset dengan tujuan menghilangkan tegangan DC yang ada. Pada sistem terdapat R potensio yang digunakan
untuk mengatur nilai tegangan pada V2. Untai Offset ditunjukkan pada Gambar 6 berikut.
Gambar 6. Untai Offset.
Setelah didapat nilai V2 yang sama dengan V1, dengan menggunakan untai penguat membalik dasar dan menambahkan resistor masukan lainnya; kita dapat
membuat penguat penjumlah membalik. Tegangan keluaran dibalikkan dan nilainya sama dengan penjumlahan aljabar. Sehingga didapat persamaan sebagai berikut:
n out
V Rn
Rf V
R Rf
V R
Rf V
.... 2
1
2 1
4 Bila semua resistor luar sama nilainya Rf = R1 = R2 = .... = Rn, keluaran dapat
dengan mudah dihitung sebagai penjumlahan aljabar masing-masing tegangan masukan, atau :
n out
V V
V V
....
2 1
5
3.3 Untai Pelipat Frekuensi
