13 kel 07 TT 2D M Syaiful Islam

LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

Praktikum 13 FLIP - FLOP

NAMA PRAKTIKAN : M Syaiful Islam (3314130012) NAMA REKAN KERJA : Fainaya Permatasari (3314130024) KELAS / KELOMPOK : TT 2D / 07

FLIP - FLOP

1. TUJUAN :

Dengan melaksanakan praktikum ini diharapkan mahasiswa dapat

melakukan :

Merangkai dan mengamati kerja rangkaian dasar flip – flop.

Merangkai dan mengoperasikan IC D FF, 7474 dan IC JK FF, 7476.

Membuktikan table kebenaran masing – masing flip-flop.

2. DASAR TEORI

Sistem digital umumnya dibangun dengan menggunakan rangkaian – rangkaian kombinatorial dan elemen – elemen memory. Elemen memory yang paling banyak digunakan adalah flip – flop (FF) . FF merupakan suatu rangkaian logika dengan 2 output, yang satu merupakan kebalikan dari yang lainnya (biasanya adalah Q dan Q). output Q disebut output FF normal, sedangkan Q adalah output FF inverse.

Berbagai macam flip – flop yang sering digunakan adalah SR flip flop yand biasanya terdiri dari rangkaian dasar NOR atau NAND gate, sedangkan JK flip – flop dibangun dari 2 buah clock RS FF yang disambungkan menjadi satu. Jenis lainnya yaitu : T FF, D FF, yang juga merupakan modifikasi dari SR FF.

Gambar berikut ini merupakan symbol dari berbagai macam flip – flop beserta table kebenarannya.

1.1. SR FF dengan NOR Gate

Tabel 2.1 Tabel Kebenaran SR Flip-Flop INPUT OUTPUT

S R Q Q

0 0 MEMORI

1 0 1 0

0 1 0 1

1 1 TERLARANG

1.2. SR FF dengan NAND Gate

Tabel 2.2 Tabel Kebenaran SR Flip-Flop

S Q

FF

INPUT OUTPUT

S R Q Q

0 0 TERLARANG

1 0 0 1

0 1 1 0

1 1 MEMORI

1.3. JK FLIP-FLOP

Tabel 2.3 Tabel Keebenaran JK Flip-Flop INPUT OUTPUT

S R Q Q

0 0 MEMORI

1 0 0 1

0 1 1 0

1 1 TOGGLE

1.4. D FLIP-FLOP

Tabel 2.4 Tabel Kebenaran D Flip-Flop INPUT OUTPUT

D Q _Q

1 0 1

0 1 0

3. ALAT-ALAT YANG DIPERGUNAKAN

NO ALAT –ALAT DAN BAHAN JUMLAH

1 IC 7400 (Quad 2 input NAND Gate) IC 7402 (Quad 2 input NOR Gate)

1 1

S Q

FF

C Q

J Q

FF

K Q

D Q

FF Q

IC 7474 (D FF) IC 7476 (Dual JK FF)

1 1

2 Power supply 1

3 Multimeter 1

4 Protoboard 1

5 Banana to banana cable 2

6 Resistor 2

7 LED 2

8 Kabel jumper 10

4. LANGKAH-LANGKAH PERCOBAAN

Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :

1. Memperhatikan kaki IC 7400 pada gambar 4.1, di mana notasi A dan

B menunjukan input sedangkan Y adalah output, lengkapi Tabel 6.1.

2. Membuat rangkaian seperti Gambar 4.2.

3. Mengatur

power supply pada 5 volt.

4. Memberikan masukan S dan R sesuai Tabel 6.2. Mencatat hasil pada

Tabel 6.2

5. Memperhatikan kaki IC 7402 pada Gambar 4.3, di mana notasi A dan

B menunjukan input sedangkan Y adalah output. Melengkapi Tabel

6.3.

6. Membuat rangkaian seperti Gambar 4.4.

7. Memberik

an masukan S dan R sesuai

Tabel 6.4. Mencatat hasil pada Tabel 6.4.

8. Memperhatikan kaki IC 7474 pada Gambar 4.5. Melengkapi Tabel

6.5.

9.

Membuat rangkaian seperti Gambar

4.6.

10.

Memberikan masukan sesuai

sesuai Tabel 6.6. Mencatat hasil

pada Tabel 6.6.

11.Memperhatikan kaki IC 7476 pada Tabel 4.7. Melengkapi Tabel 6.7.

12.Membuat rangkaian seperti gambar 4.8 berikut.

13.

Memberikan masukan sesuai Tabel 6.8. Mencatat

hasil pada Tabel 6.8

5. DATA HASIL PERCOBAAN Tabel 6.1 Identifikasi Kaki IC 7400

N o

Gerbang

Ke- Input 1 Input 2 Output

1 1 1 2 3

2 2 4 5 6

3 3 10 9 8

4 4 13 12 11

Tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate)

Input Output

S R Q

0 0 1 1

0 1 1 0

1 1 1 0

1 0 0 1

1 1 0 1

Tabel 6.3. Identifikasi Kaki IC 7402

N o

Gerbang

Ke- Input 1 Input 2 Output

1 1 2 3 1

2 2 5 6 4

3 3 8 9 10

4 4 11 12 13

Tabel 6.4 RS-FF Input Aktif Tinggi (NOR Gate)

Input Output

S R Q

1 1 0 0

1 0 1 1

0 0 1 1

0 1 0 0

0 0 0 0

Tabel 6.5. Identifikasi Kaki IC 7474 D-FF

N o Input Output PR E CL

R Clock D Q 1 4 1 3 2 5 6 2 10 13 11 12 9 10

Tabel 6.6 Tabel Kebenaran IC 7474 D-FF

Input Output PRE CLR Clock D Q

0 0 X X 1 1

0 1 X X 1 0

1 0 X X 0 1

1 1 0 0 1

1 1 1 1 0

Tabel 6.7. Identifikasi Kaki IC 7476 D-FF

No

Input Output PR

E

CL R

CL

K J K Q 1 2 3 1 4 16 15 14 2 7 8 6 9 12 11 10

Tabel Kebenaran IC 7476 JK-FF

Input Output PR

E

CL

R CLK K J Q 0 0 X X X 1 1 0 1 X X X 1 0 1 0 X X X 0 1

1 1 0 0 0 1

1 1 0 1 0 1

1 1 0 0 0 1

1 1 1 1 1 0

1 1 1 0 1 0

1 1 0 0 1 0

- Pada tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate) dapat diketahui bahwa Input R = 1 dan S = 0 maka output Q menyala. (aktif)

input R = 0 dan S = 0 maka output Q menghasilkan memory

input R = 1 dan S = 1 maka output Q menghasilkan output terlarang input R = 0 dan = 0 maka output Q akan mati (tidak aktif)

RS-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic ‘0’.

- Pada tabel 6.4 RS-FF Input Aktif Tinggi (NOR Gate) dapat diketahui bahwa input R = 1 dan S = 0 maka output Q menyala. (aktif)

input R = 1 dan S = 1 maka output Q menghasilkan terlarang Input R = 0 dan S = 0 maka output Q menghasilkan output memory Input R = 0 dan S = 1 maka output Q akan mati (tidak aktif)

RS-FF Input Aktif Tinggi (NOR Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic ‘1’.

- Pada tabel 6.6 IC D-FF 7474 dapat diketahui bahwa

input preset = 1 dan clear = 0 maka output Q menyala. (aktif) input preset = 1 dan clear = 1 maka output Q menghasilkan memory

input preset = 0 dan clear = 0 maka output Q menghasilkan output terlarang input preset = 0 dan clear = 1 maka output Q akan mati (tidak aktif)

- Pada tabel 6.8 IC JK-FF 7476dapat diketahui bahwa Preset berlogik ‘0’ dan input Clear berlogic ‘1’. (Q aktif)

Preset , Clear, dan J berlogik ‘1’, dan input K berlogik ‘0’. (Q aktif) sedangkan pada saat,

Preset berlogik ‘1’ dan input Clear berlogic ‘0’.(Q tidak aktif)

Preset , Clear, berlogik ‘1’, input J berlogik ‘0’ dan K berlogik “1”. (Q tidak aktif)

TIMING DIAGRAM 1

TIMING DIAGRAM 2

7. KESIMPULAN

Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa :

 IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK FF 7476 merupakan IC yang aktif rendah.

 Pada JK-FF jika input pada J berlogik “0” maka output Q pasti akan berlogik “0” sedangkan ketika J berlogik “1” maka output Q pasti akan berlogik “1”.

 Clock di pasang pada rangkaian untuk mengetahui timing diagramnya.

8. PERTANYAAN DAN TUGAS

1. Pada rangkaian FF mempergunakan gerbang NAND, kondisi input bagaimana output aktif (menyala)?

2. Peda rangkaian FF mempergunakan gerbang NOR, kondisi input bagaimana output aktif (menyala)?

3. Apa yang dimaksud dengan input aktif rendah dan input aktif tinggi? 4. Pada rangakain D-FF, kondisi input bagaimana output aktif (menyala)? 5. Pada rangkaia JK-FF, kondisi input bagaimana output aktif (menyala)? 6. Apa fungsi input Preset dan Clear pada IC 7474 dan 7476 ?

7. Apa perbedaan input sinkron dengan input asinkron pada FF?

JAWABAN :

1. Output aktif menyala pada saat R = 1 dan S = 0. 2. Output aktif menyala pada saat R = 1 dan S = 0.

3. Input aktif rendah merupakan rangkaian yang outputnya akan aktif jika inputnya ‘0’.

Input aktif tinggi merupakan rangkaian yang outputnya akan aktif jika inputnya ‘1’.

4. Pada saat input preset berlogik 0 dan input clear berlogik 1, dan pada saat input preset, clear dan D berlogik 1.

5. Output menyala pada kondisi input :

Preset berlogik ‘0’ dan input Clear berlogic ‘1’.

Preset , Clear, dan J berlogik ‘1’, dan input K berlogik ‘0’.

6. Preset : merubah / mengaktifkan output jika input logic merupakan ‘1’. Clear : merubah / mengaktifkan output yang inputnya bernilai ‘0’.

7. input sinkron merupakan input yang clocknya bekerja secara bersamaan. sedangkan pada input asinkron input clocknya bekerja secara bertahap

13.

Memberikan masukan sesuai Tabel 6.8. Mencatat

hasil pada Tabel 6.8

5. DATA HASIL PERCOBAAN

Tabel 6.1 Identifikasi Kaki IC 7400 N

o

Gerbang

Ke- Input 1 Input 2 Output

1 1 1 2 3

2 2 4 5 6

3 3 10 9 8

4 4 13 12 11

Tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate)

Input Output

S R Q

0 0 1 1

0 1 1 0

1 1 1 0

1 0 0 1

1 1 0 1

Tabel 6.3. Identifikasi Kaki IC 7402 N

o

Gerbang

Ke- Input 1 Input 2 Output

1 1 2 3 1

2 2 5 6 4

3 3 8 9 10

4 4 11 12 13

Tabel 6.4 RS-FF Input Aktif Tinggi (NOR Gate)

Input Output

S R Q

1 1 0 0

1 0 1 1

0 0 1 1

0 1 0 0

0 0 0 0

Tabel 6.5. Identifikasi Kaki IC 7474 D-FF N o Input Output PR E CL

R Clock D Q

1 4 1 3 2 5 6

Tabel 6.6 Tabel Kebenaran IC 7474 D-FF

Input Output

PRE CLR Clock D Q

0 0 X X 1 1

0 1 X X 1 0

1 0 X X 0 1

1 1 0 0 1

1 1 1 1 0

Tabel 6.7. Identifikasi Kaki IC 7476 D-FF

No

Input Output

PR E

CL R

CL

K J K Q

1 2 3 1 4 16 15 14

2 7 8 6 9 12 11 10

Tabel Kebenaran IC 7476 JK-FF

Input Output

PR E

CL

R CLK K J Q

0 0 X X X 1 1

0 1 X X X 1 0

1 0 X X X 0 1

1 1 0 0 0 1

1 1 0 1 0 1

1 1 0 0 0 1

1 1 1 1 1 0

1 1 1 0 1 0

1 1 0 0 1 0

- Pada tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate) dapat diketahui bahwa Input R = 1 dan S = 0 maka output Q menyala. (aktif)

input R = 0 dan S = 0 maka output Q menghasilkan memory

input R = 1 dan S = 1 maka output Q menghasilkan output terlarang

input R = 0 dan = 0 maka output Q akan mati (tidak aktif)

RS-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic ‘0’.

- Pada tabel 6.4 RS-FF Input Aktif Tinggi (NOR Gate) dapat diketahui bahwa input R = 1 dan S = 0 maka output Q menyala. (aktif)

input R = 1 dan S = 1 maka output Q menghasilkan terlarang

Input R = 0 dan S = 0 maka output Q menghasilkan output memory

Input R = 0 dan S = 1 maka output Q akan mati (tidak aktif)

RS-FF Input Aktif Tinggi (NOR Gate) yaitu rangkaian yang akan aktif jika inputnya diberikan logic ‘1’.

- Pada tabel 6.6 IC D-FF 7474 dapat diketahui bahwa

input preset = 1 dan clear = 0 maka output Q menyala. (aktif)

input preset = 1 dan clear = 1 maka output Q menghasilkan memory

input preset = 0 dan clear = 0 maka output Q menghasilkan output terlarang

input preset = 0 dan clear = 1 maka output Q akan mati (tidak aktif)

- Pada tabel 6.8 IC JK-FF 7476dapat diketahui bahwa Preset berlogik ‘0’ dan input Clear berlogic ‘1’. (Q aktif)

Preset , Clear, dan J berlogik ‘1’, dan input K berlogik ‘0’. (Q aktif)

sedangkan pada saat,

Preset berlogik ‘1’ dan input Clear berlogic ‘0’.(Q tidak aktif)

Preset , Clear, berlogik ‘1’, input J berlogik ‘0’ dan K berlogik “1”. (Qtidak aktif)

TIMING DIAGRAM 1

TIMING DIAGRAM 2

7. KESIMPULAN

Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa :

 IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK FF 7476 merupakan IC yang aktif rendah.

 Pada JK-FF jika input pada J berlogik “0” maka output Q pasti akan berlogik “0” sedangkan ketika J berlogik “1” maka output Q pasti akan berlogik “1”.  Clock di pasang pada rangkaian untuk mengetahui timing diagramnya.

8. PERTANYAAN DAN TUGAS

1. Pada rangkaian FF mempergunakan gerbang NAND, kondisi input bagaimana output aktif (menyala)?

2. Peda rangkaian FF mempergunakan gerbang NOR, kondisi input bagaimana output aktif (menyala)?

3. Apa yang dimaksud dengan input aktif rendah dan input aktif tinggi? 4. Pada rangakain D-FF, kondisi input bagaimana output aktif (menyala)? 5. Pada rangkaia JK-FF, kondisi input bagaimana output aktif (menyala)? 6. Apa fungsi input Preset dan Clear pada IC 7474 dan 7476 ?

7. Apa perbedaan input sinkron dengan input asinkron pada FF?

JAWABAN :

1. Output aktif menyala pada saat R = 1 dan S = 0. 2. Output aktif menyala pada saat R = 1 dan S = 0.

3. Input aktif rendah merupakan rangkaian yang outputnya akan aktif jika inputnya ‘0’.

Input aktif tinggi merupakan rangkaian yang outputnya akan aktif jika inputnya ‘1’.

4. Pada saat input preset berlogik 0 dan input clear berlogik 1, dan pada saat input preset, clear dan D berlogik 1.

5. Output menyala pada kondisi input :

Preset berlogik ‘0’ dan input Clear berlogic ‘1’.

Preset , Clear, dan J berlogik ‘1’, dan input K berlogik ‘0’.

6. Preset : merubah / mengaktifkan output jika input logic merupakan ‘1’. Clear : merubah / mengaktifkan output yang inputnya bernilai ‘0’.

7. input sinkron merupakan input yang clocknya bekerja secara bersamaan. sedangkan pada input asinkron input clocknya bekerja secara bertahap