Keluaran Keadaan sekarang Keadaan selanjutnya

  

=== PERANCANGAN RANGKAIAN KOMBINASIONAL ===

  Rangkaian logika atau digital dapat dibagi menjadi 2 bagian yaitu: 1.

  Rangkaian Kombinasional, adalah suatu rangkaian logika yang keadaan keluarannya hanya dipengaruhi oleh keadaan masukannya saja.

  Keluaran

Rangkaian Kombinasi

  Masukan 2.

  Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu.

  Variabel Masukan Keluaran

  

Rangkaian Sekuensial

Keadaan selanjutnya Keadaan sekarang

  Beberapa rangkaian kombinasional yang biasa digunakan adalah multiplexer,

  

demultiplexer , encoder, decoder, half adder, full adder, half substractor, full substractor,

comparator , driver, converter, dan lain-lain.

  Langkah-langkah dalam perancangan rangkaian kombinasional: 1.

  Penjabaran ide.

  2. Menentukan jumlah variabel masukan dan keluaran yang dibutuhkan.

  3. Mengimplementasikan ide ke dalam tabel kebenaran.

  4. Penyederhanaan fungsi Boolean.

  5. Implementasikan ke dalam rangkaian logika.

   Contoh 1 : Perancangan pengatur suhu pada suatu ruangan produksi.

  Langkah 1: Penjabaran ide Untuk menjaga suhu suatu ruangan produksi di suatu industri diperlukan sistem alarm. Kondisi normal temperatur (T) dalam ruangan tersebut adalah 12

  C, tekanan (P) 5 atm dan kelembaban (D) 10%. Sistem alarm akan berbunyi bila temperatur < 12 C dan tekanan < 5 atm serta kelembaban > 10%, atau < 12 C dan tekanan > 5 atm serta kelembaban < 10%, atau > 12 C dan tekanan < 5 atm serta kelembaban > 10%, atau >

  12 C dan tekanan > 5 atm serta kelembaban < 10%. Sistem alarm tersebut digunakan oleh komputer sebagai sinyal masukan untuk mengembalikan kondisi ruangan menjadi kondisi normal kembali. Langkah 2: Jumlah variabel masukan dan keluaran yang dibutuhkan Nampak bahwa masukan ada 3 variabel yaitu temperatur (T), tekanan (P), kelembaban (D) dan 1 variabel keluaran yaitu kondisi alarm untuk sistem alarm. Sehingga dibutuhkan 3 sensor sebagai masukan untuk mendeteksi keadaan 3 variabel tersebut.

  Langkah 3: Mengimplementasikan ide ke dalam tabel kebenaran Dimisalkan tabel kebenaran untuk sensor yaitu: a). Y = 0 yang berarti alarm diam.

  b). Y = 1 yang berarti alarm menyala.

  Kondisi sensor bekerja Nilai Logika

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1 Langkah 4: Penyederhanaan fungsi alarm Langkah 5: Implementasikan ke dalam rangkaian logika

  1

  Blok Diagram

  1 P T P T P T P T D D

  1

  1

  1 TP D D P D P

  Y(T,P,D) =

  D P + D P P D

  Alat Kendali Suhu Ruangan Produksi P

  1

  1

  1 Temperatur ( T ) < 12 C 12 C

  

No. T P D Alarm ( Y )

  Tekanan ( P ) < 5 atm 5 atm Kelembaban ( D ) < 10 % 10 %

  Syarat agar alarm berbunyi:

  Kondisi Alarm ( Y ) Temperatur ( T ) Tekanan ( P ) Kelembaban ( D )

  1 < 12 C ( nilai = 0 ) < 5 atm ( nilai = 0 ) 10 % ( nilai = 1 ) 1 < 12 C ( nilai = 0 ) 5 atm ( nilai = 1 ) < 10 % ( nilai = 0 )

  1

  12 C ( nilai = 1 ) < 5 atm ( nilai = 0 ) 10 % ( nilai = 1 )

  1

  12 C ( nilai = 1 ) 5 atm ( nilai = 1 ) < 10 % ( nilai = 0 ) Se lain kondisi di atas, nilai logika alarm ( Y ) adalah “0”, maka tabel kebenaran dapat dibuat untuk 3 variabel masukan dan 1 variabel keluaran. Tabel kebenaran:

  1

  1

  2

  3

  4

  5

  6

  7

  1

  1

  D Y

   Contoh 2 : Perancangan fungsi matematik F(x) = 3x +1 ; x = {0,1,2,3}.

  Langkah 1: Penjabaran ide Akan dirancang sebuah fungsi matematik F(x) = 3x +1, dengan nilai x dibatasi pada x = 0, 1, 2, dan 3 saja, maka ide tersebut dapat dibuat dalam sebuah tabel sebagai berikut:

  

x F (x)

  1

  1

  4

  2

  7

  3

  10 Langkah 2: Jumlah variabel masukan dan keluaran yang dibutuhkan Nampak pada tabel bahwa nilai x dan F(x) menggunakan sistem bilangan desimal, karena itu dibutuhkan konversi sistem bilangan desimal ke sistem bilangan biner. Nilai

  2

  masukan x maksimum 3, dapat diwakili oleh 2 variabel biner x

  1 dan x 2 (karena 2 = 4)

  sedangkan nilai keluaran F(x) maksimum 10 dapat diwakili oleh 4 variabel ABCD

  4

  (karena 2 = 16 > 10), jadi 2 variabel masukan x dan x serta empat variabel keluaran

  1

  2 ABCD yang dibutuhkan.

  Langkah 3: Mengimplementasikan ide ke dalam tabel kebenaran Berdasarkan data pada kedua langkah di atas, maka dapat dibuat tabel kebenaran yang baru, yaitu sebagai berikut:

  Desimal Masukan Biner Keluaran Biner x x ^{1 x 2 F(x) A B C D}

  1

  1

  1

  1

  4

  1

  2

  1

  7

  1

  1

  1

  3

  1

  1

  10

  1

  1 Langkah 4: Penyederhanaan fungsi Dalam bentuk SOP (setelah disederhanakan).

  A = x x ; B = x x + x x ; C = x x + x x ; D = x x + x x

  1

  2 ₁

  2

  1 ₂

  1 ₂

  1

  2 _{1 2}

  1 ₂ Langkah 5: Implementasi ke dalam rangkaian logika x ^{1 x 2} Blok Diagram x x ₁ ² A A B C D

  F(x) = 3x + 1 x ^{2 A} B B C x ^{1 D} C D

   Komparator

  Komparator adalah rangkaian logika yang berfungsi untuk membandingkan keadaan logika input-inputnya.

  Jenis komparator biner terdiri dari:

  1). Non-Equality Comparator

  Rangkaian logika yang memberikan keadaan keluarannya tinggi jika keadaan masukan-masukannya berbeda. Tabel Kebenaran:

  X = A B + A B A B

  1

  1

  1

  1

  1

  1 Berdasarkan tabel kebenaran dapat dibuat persamaan keluarannya:

  a). Bentuk SOP  X = A B + A B atau X(A,B) = m (1,2)

  b). Bentuk POS  X = (A + B) ( A + B ) atau X(A,B) = M (0,3) Apabila dilakukan operasi komplemen ganda dan memberlakukan teorema de Morgan, maka dapat diperoleh suatu bentuk gerbang NAND dan NOR.

  a). Bentuk NAND didapat dengan cara sebagai berikut: X = A B + A B  X  A B  A B  X  A B . A B

  b). Bentuk NOR didapat dengan cara sebagai berikut:       

  X = (A + B) ( A + B )  X ( A B )( A B )  X ( A B ) ( A B ) Rangkaian non-equality comparator dapat diimplementasikan pula dengan gerbang EX-OR, dengan persamaan logikanya X = A  B

  Simbolnya: A

  X = A B + A B B

  2). Equality Comparator

  Rangkaian logika yang memberikan keadaan keluarannya tinggi jika keadaan masukan-masukannya sama. Tabel Kebenaran:

  X = AB + A B A B

  1

  1

  1

  1

  1

  1 Berdasarkan tabel kebenaran dapat dibuat persamaan keluarannya:

  a). Bentuk SOP  X = A B + AB atau X(A,B) = m (0,3)

   = simpan

  Perlu diingat gerbang X-OR, keluarannya bernilai “1” bila jumlah logika bernilai “1” pada masukannya ganjil.

  X = AB + A B B A

  X = AB + A B B A

  1 Berdasarkan tabel kebenaran dan gerbang X-OR, maka  = A  B dan C = AB . Rangkaian Half Adder dan blok diagramnya sebagai berikut:

  1

  1

  1

  1

  1

  1

   = A + B C

  b). Bentuk POS  X = (A + B ) ( A + B) atau X(A,B) = M (1,2) Apabila dilakukan operasi komplemen ganda dan memberlakukan teorema de Morgan, maka dapat diperoleh suatu bentuk gerbang NAND dan NOR.

  Masukan Keluaran A B

  Untuk merancang rangkaian Half Adder (HA) diperlukan tabel kebenaran penjumlahan 1-bit, sebagai berikut:

  carry ) pada masukannya.

  Setengah penambah (Half Adder) merupakan suatu rangkaian penambah biner 1-bit atau rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previous

  Simbolnya:  Setengah Penambah (Half Adder)

  Rangkaian equality comparator dapat diimplementasikan pula dengan gerbang EX- NOR, dengan persamaan logikanya X = A  B

  b). Bentuk NOR didapat dengan cara sebagai berikut: X = (A + B ) ( A + B)  ) B A )( B A ( X     ) B A ( ) B A ( X    

   AB . B A X 

  X  

  a). Bentuk NAND didapat dengan cara sebagai berikut: X = A B + AB  AB B A

  Half Adder A B C B A C

   Penambah Penuh (Full Adder) Sekarang perhatikan persoalan penambah biner berikut:

  a)

  b) Pada contoh (a) masih bisa diselesaikan dengan HA untuk menambah biner. Tetapi pada contoh (b), sudah tidak bisa diselesaikan dengan HA. Karena itu pula aturan lagi khususnya untuk hal 1 + 1 + 1. Hal ini menyatakan bahwa suatu HA tidak akan bekerja bila muncul keadaan bawaan masuk. Karena itu diperlukan rangkaian baru yang disebut dengan Full Adder (penambah penuh). Rangkaian FA mempunyai tiga masukan yang ditambahkan dan dua keluaran yaitu ∑ dan Co seperti pada tabel kebenaran berikut:

  Tabel Kebenaran Full Adder

  Masukan Keluaran A B Cin Co 

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1

  1 Jawab A + B + C n Sum keluar

  Kolom keluar an jumlah ( ∑ ) dapat ditulis sebagai berikut: C = bawaan masuk

  ∑ = A B C in in Kolom keluaran bawaan keluar Co disederhanakan dengan cara K-map

  AB AB Cin

  1 AB C in

  1

  1

  1 Cin Cin

  Co = = =

  Rangkaian FA dan simbol Blok FA ditunjukkan oleh gambar di bawah ini menunjukan rangkaian FA yang dibuat dari dua buah HA.

  Rangkaian FA Simbol Blok Rangkaian FA

  Rangkaian FA yang dibuat dari dua buah HA  Penjumlahan Paralel

  Penambahan biner dapat dikerjakan dengan dua teknik yang berbeda. Yaitu dengan cara menambah seri (HA dan FA) atau penambahan paralel (yang rangkaiannya akan dibuat) perhatikan proses penambahan berikut:

  1 1 → ∑

  1

• B dan bawaan keluar C  Jadi semula A

  01 C menjadi bawaan masuk pada proses penambahan kedua

  01

   C

  01 + A 2 + B 2 → ∑ 2 dan C

02 C menjadi bawaan masuk pada proses penambahan ketiga

  02 03 + A 3 + B

  3 3 dan C

  03

   C → ∑ C

  03 menjadi bawaan masuk pada proses penambahan keempat

  03

  4 4 → ∑

  4

• A + B dan C  C

  04 C 04 menjadi suatu overflow (luapan)

  Berdasarkan proses tersebut dapat dbuat rangkaian penambah parallel 4-bit yang diilustrasikan pada gambar dibawah ini.

  Rangkaian penambah parallel 4-bit Rangkaian ini menggunakan sebuah HA dan untuk melakukan perhitungan aritmatik menstandarkan rangkaian dan untuk melakukan perhitungan aritmatik yang kompleks, rangkaian tersebut diperbaharui dengan menggunakan empat buah FA. Untuk membuat FA pertama beroperasi seperti HA, maka masukan Cin pada FA pertama dibumikan (logika O). rangkaian yang baru ini akan beroperasi secara tepat seperti model lama.

  Gambar berikutnya adalah rangkaian penambah parallel 4-bit yang baru yaitu yang terbuat dari empat buah FA.

  Rangkaian penambah parallel 4-bit mengunakan FA semua

   Multiplexer

  Multiplexer adalah rangkaian logika yang berfungsi untuk memilih salah satu data

  masukan dari beberapa (n) data, guna dikirimkan dengan hanya melalui satu saluran keluaran saja.

  Multiplexer

  disebut juga sebagai “DATA SELECTOR”, karena pemilihan informasi dilakukan oleh selektor (1, 2, …, n). Bila banyaknya selektor yang digunakan adalah n-

  n buah, maka jumlah maksimal data yang akan dipilih adalah 2 buah.

  Blok diagram dari multiplexer sebagai berikut:

  D

Multiplexer

D ₁

  

  Y

   _n 

  D ² Selektor

  

  n 1 2

  Contoh: Pada multiplexer 4 to 1, untuk 4 data yang akan dipilih diperlukan 2 selektor,

  2 karena 2 = 4.

  Tabel kebenaran dan blok diagramnya sebagai berikut:

  Data yang D Selektor Data Multiplexer

terpilih

D ¹

  4 to 1 A B D D D D Y _{3 2 1} Y D ²

  d d d D D 1 d d D

  1 d D

  

1

Selektor D ³

  1 d D d d D

  2

  

2

  1

  1 D d d d D

  3

  

3

A B

  Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai berikut: Y  A B D  A B D  A B D  A B D , untuk implementasi rangkaian

  1

  2

  3

  logikanya adalah sebagai berikut:

  A B D D ¹ Y D ² D ³

   Multiplexer Enable Jenis multiplexer ini mempunyai masukan enable yang berguna untuk mengatur kerja dari unit.

   Bila enable ( E ) = 1, maka multiplexer bekerja normal.  Bila enable ( E ) = 0, maka multiplexer tidak bekerja. Cara kerja multiplexer ini nampak pada tabel kebenaran sebagai berikut:

  Data yang Multiplexer Enable Selektor Data terpilih Enable D ₁ E A B D ^{3 D 2 D 1 D Y} 4 to 1 Y D ²

  d d d d d d 1 d d d D D

  D ³

  1 1 d d D

  1 d D

  1 E Selektor

  1 1 d D

  2 d d D

  2

  1

  1

  1 D d d d D

  3

  3 A B

  Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai berikut: Y  A B E D  A B E D  A B E D  A B E D , untuk implementasi rangkaian

  1

  

2

  3

  logikanya adalah sebagai berikut:

  E A B D D ¹ Y D ² D ³

   Demultiplexer

  

Demultiplexer adalah rangkaian logika yang berfungsi untuk menyalurkan satu data

  biner ke beberapa keluaran, tetapi hanya satu keluaran yang terpilih yang dapat menampung isi data tersebut.

  Demultiplexer merupakan kebalikan dari multiplexer.

  Contoh: Pada demultiplexer 1 to 4. Tabel kebenaran dan blok diagramnya sebagai berikut:

  Y Demultiplexer Selektor Data Keluaran 4 to 1 Y ₁ A B D Y ^{3 Y 2 Y 1 Y} D

  D D

  Y ²

  1 D D

  Selektor Y ³

  1 D D

  1

  1 D D

  A B

  Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai

  Y A B D Y A B D

  berikut:  , Y  A B D , Y  A B D ,  untuk implementasi

  1

  

2

  3

  rangkaian logikanya adalah sebagai berikut:

  A B D Y Y ¹ Y ² Y ³

   Dekoder Dekoder adalah rangkaian logika yang mengubah masukan kode n-bit ke m saluran,

  n > m).

  sehingga “keluaran yang diaktifkan” hanya satu. (2 Blok diagramnya sebagai berikut:

  A D A ¹ D ¹

   

  Dekoder

  m

• – keluaran yang n - masukan

    aktif hanya satu  

  A n D _m Contoh: Pada dekoder 2 to 4. Tabel kebenaran dan blok diagramnya sebagai berikut:

  Masukan Keluaran A D A ^{1 A D 3 D 2 D 1 D}

  1 D

  Dekoder ¹ A ¹

  1

  1

  2 to 4 D ²

  1

  1

  1

  1

  1 D ₃ Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai

  D A D A D A D A

  berikut:  .A ;  .A ;  .A ;  .A untuk implementasi

  1

  1

  1

  2

  1

  3

  1

  rangkaian logikanya adalah sebagai berikut:

  A A ¹ D D ¹ D ₂ D ³

   Dekoder Enable Dekoder enable adalah dekoder yang dilengkapi masukan enable yang berguna untuk mengatur kerja dari dekoder.

   Bila enable ( E ) = 1, maka dekoder diaktifkan.  Bila enable ( E ) = 0, maka dekoder tidak aktif.

  Contoh: Pada dekoder enable 2 to 4. Tabel kebenaran dan blok diagramnya sebagai berikut:

  Masukan Keluaran A D E A A D D D D _{1 3 2 1} Dekoder

  d d

  D ¹ A ₁ Enable

  1

  1 D

  2 to 4 ²

  1

  1

  1 E

  1

  1

  1 D ³

  1

  1

  1

  1 Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai berikut: D  A . A . E ; D  A . A . E ; D  A . A . E ; D  A . A . E , implementasi

  1

  1

  1

  2

  1

  3

  1

  rangkaian logikanya adalah sebagai berikut:

  A A E ¹ D D ₁ D ² D ³

   Gabungan Beberapa Dekoder Beberapa dekoder dapat digabung sehingga menjadi dekoder baru yang mempunyai jumlah keluaran lebih besar. Penggabungan ini dapat dilakukan bila dekodernya memiliki enable. Contoh: Pada sebuah dekoder 3 to 8, yang terbuat dari 2 buah dekoder 2 to 4. Untuk membuat dekoder 3 to 8 diperlukan 3 buah masukan, maka tabel kebenarannya sebagai berikut:

  A ^{1 A} A ² A A A _{2 1} D

  Dekoder

  1 D ¹ A 2 = 0

  1 D ² E

  1

  1

  1 D ³

  1 D ⁴ Dekoder

  1

  1 D ⁵ A 2 = 1

  1

  1 D ⁶ E

  2

  1

  1

  1 D ⁷  Enkoder

  Enkoder adalah rangkaian logika yang menerima “n” masukan dan m keluaran, sehingga “hanya satu masukan saja yang diaktifkan” pada setiap

  n saat hanya satu. (2 < m).

  .

  Blok diagramnya sebagai berikut:

  A D A ¹ D ¹

  n – masukan  

  Enkoder

  hanya satu saja m

• – keluaran   yang boleh aktif

   

  A _{n D m} Contoh: Pada enkoder 4 to 2.

  Tabel kebenaran dan blok diagramnya sebagai berikut:

  Masukan Keluaran

A

A ^{3 A 2 A 1 A D 1 D}

  D

  1 A ¹ Enkoder

  1

  1

  4 to 2

A

²

  1

  1 D ¹

  1

  1

  1 A ³ Berdasarkan tabel kebenaran maka dapat diperoleh persamaan Booleannya sebagai berikut: D = A

  1 + A 3 dan D 1 = A 2 + A 3 , untuk implementasi rangkaian logikanya adalah

  sebagai berikut:

  A A ^{3 A 2 A 1} D D ₁

   Driver Rangkaian driver adalah rangkaian yang mengubah dari sebuah kode (kode BCD, kode Gray, kode Biner atau yang lainnya) ke sebuah kode 7-

  segment .

  Kode 7-segment adalah suatu kode yang terdiri dari 7 ruas berupa Led yang dirangkai untuk dapat digunakan sebagai peraga bilangan desimal. Gambar dan penamaan setiap ruas dari kode 7-segment.

  

A

F B

G

E C

D a) Sebagai peraga bilangan 1,

  b) Sebagai peraga bilangan 2, Led yang menyala : B, C Led yang menyala : A, B, D, E, G

  c) Sebagai peraga bilangan 3,

  d) Sebagai peraga bilangan 4, Led yang menyala : A, B, C, D, G Led yang menyala : B, C, F, G

  e) Sebagai peraga bilangan 5,

  f) Sebagai peraga bilangan 6, Led yang menyala : A, C, D, F, G Led yang menyala : C, D, E, F, G

  g) Sebagai peraga bilangan 7,

  h) Sebagai peraga bilangan 8, Led yang menyala : A, B, C Led yang menyala : A, B,C, D, E, F, G i) Sebagai peraga bilangan 9, j) Sebagai peraga bilangan 0, Led yang menyala : A, B, C, D, F, G Led yang menyala : A, B,C, D, E, F

  A B C D E F G A B C D E F G A B C D E F G

  A B C D E F G A B C D E F G A B C D E F G A B C D E F G A B C D E F G Tabel kode Gray ke kode 7-segment Tabel kode Biner ke kode 7-segment

  Des Gray 7- Segment Des Biner 7- Segment

N A B C D a b c d e f g N A B C D a b c d e f g

  0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 1 1 1 0 1 1 0 1 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 0 1 1 1 1 0 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 1 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 1 1 1 0 1 1 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 0 1 0 0 1 1 1 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 0 0 1 1 1 0 0 0 0 7 0 1 1 1 1 1 1 0 0 0 0 8 1 1 0 0 1 1 1 1 1 1 1 8 1 0 0 0 1 1 1 1 1 1 1 9 1 1 0 1 1 1 1 0 0 1 1 9 1 0 0 1 1 1 1 0 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0

  10 1 0 1 0 1 1 1 1 1 1 0 11 1 1 1 0 0 0 1 1 0 0 0 11 1 0 1 1 0 0 1 1 0 0 0 12 1 0 1 0 1 1 0 1 1 0 1 12 1 1 0 0 1 1 0 1 1 0 1 13 1 0 1 1 1 1 1 1 0 0 1 13 1 1 0 1 1 1 1 1 0 0 1 14 1 0 0 1 0 1 1 0 0 1 1 14 1 1 1 0 0 1 1 0 0 1 1 15 1 0 0 0 1 0 1 1 0 1 1 15 1 1 1 1 1 0 1 1 0 1 1

  Tabel kode Excess-3 ke kode 7-segment Tabel kode BCD ke kode 7-segment

  Des Excess-3 7- Segment Des BCD 7- Segment

N A B C D a b c d e f g N A B C D a b c d e f g

  0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 1 0 1 1 1 0 1 1 0 1 2 0 0 1 0 1 1 0 1 1 0 1 3 0 1 1 0 1 1 1 1 0 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 1 1 0 1 1 0 0 1 1 4 0 1 0 0 0 1 1 0 0 1 1 5 1 0 0 0 1 0 1 1 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 1 0 0 1 0 0 1 1 1 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 1 0 1 0 1 1 1 0 0 0 0 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 1 1 1 1 1 1 1 1 1 8 1 0 0 0 1 1 1 1 1 1 1 9 1 1 0 0 1 1 1 0 0 1 1 9 1 0 0 1 1 1 1 0 0 1 1

  Contoh: 1.

  Pengubahan kode Excess-3 ke kode 7-segment Berdasarkan tabel kode Excess-3 ke kode 7-segment di atas, maka dapat dibuat peta Karnaugh dan persamaan Boolean- nya sebagai berikut:

  A B C D E F G A B C D E F G

  Fungsi a : A D B C C D B C D Fungsi b : B C AB AB A B A B AB A B A B A B AB A B CD CD C D C D

  1

  1

  1 d d

  1 d d

  C D C D

  d d

  1

  1 CD

  1 CD

  1 d d

  1

  1

  1 C D d C D d d d

  1

  1

  1

  1 Fungsi c : A C D Fungsi d : B D C D B C B C D

  AB AB A B A B AB A B A B A B AB A B CD CD C D C D

  1 1 d

  1 1 d d d

  C D

  1 C D

  1 d

  1 CD

  1 CD

  1 d d

  1

  1

  1 C D d C D d d d

  1

  1

  1 Fungsi e : B D C D Fungsi f : A C C D

  AB AB A B A B AB A B CD

  A B A B AB A B CD C D

  d

  C D

  1

  1 d d

  C D d

  1 1 d

  C D

  1 d

  CD

  1 d

  CD

  1

  1 d

  1

  1 C D d d

  C D d

  d

  Fungsi g : B C C D A C A D AB A B A B AB A B CD C D

  1 d 1 d

  C D

  d

  1

  1 CD d

  1

  1 C D d d 1 2.

  Pengubahan kode BCD ke kode 7-segment Berdasarkan tabel kode BCD ke kode 7-segment di atas, maka dapat dibuat peta Karnaugh dan persamaan Boolean- nya sebagai berikut:

  Fungsi a : A D B D C D B Fungsi b : B D C D C

Fungsi c : B C D Fungsi d : C B D C D B D C B

Fungsi e : D C D B Fungsi f : A C B D B D C Fungsi g : A D C C B C B

  D C D C CD D C AB CD

  1

  1 d d d d

  1 d

  1

  1

  1 B A B A AB B A

  D C D C CD D C AB CD

  d

  1 d d d d

  1 d

  1

  1 B A B A AB B A

  d

  D C D C CD D C AB CD

  1 d d d

  1 d d

  1

  1

  1

  1 B A B A

  AB B A D C D C CD D C AB CD

  d

  1

  1 d d d

  1 d 1 d

  1

  1

  d

  1 B A B A AB B A

   Konverter Konverter adalah rangkaian yang mengubah dari suatu kode ke kode yang lainnya.

  1

  Contoh pengubahan kode Biner ke kode Gray.

  B A B A AB B A D C D C CD D C AB CD

  d

  1

  1 d d d d

  1 d

  1

  1

  1

  1 B A B A AB B A

  D C D C CD D C AB CD

  d

  1

  1 d d d

  1

  1 d 1 d

  1

  1

  1 B A B A AB B A

  D C D C CD D C AB CD

  d

  1

  1

  1 d d d

  1 d d

  1

  1

  1

  1 Tabel kebenaran :

  

Des Biner Gray

N A B C D W X Y Z 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1

  1

  D C D C CD D C AB CD

  1

  1

  1

  1

  1

  1

  1 B A B A AB B A

  1

  D C D C CD D C AB CD

  1

  1

  1

  1

  1

  1

  1

  1 B A B A AB B A

  1

  2 0 0 1 0 0 1 1 3 0 0 1 1 0 1 0 4 0 1 0 0 1 1 0 5 0 1 0 1 1 1 1 6 0 1 1 0 1 0 1 7 0 1 1 1 1 0 0 8 1 0 0 0 1 1 0 0 9 1 0 0 1

  1

  1 1 0 1 10 1 0 1 0 1 1 1 1 11 1 0 1 1 1 1 1 0 12 1 1 0 0 1 0 1 0 13 1 1 0 1 1 0 1 1 14 1 1 1 0 1 0 0 1 15 1 1 1 1 1 0 0 0

  Berdasarkan tabel pengubahan kode Biner ke kode Gray di atas, maka dapat dibuat peta Karnaugh dan persamaan Boolean- nya sebagai berikut:

  Fungsi W : A Fungsi X : B A B A atau dapat ditulis B A Fungsi Y : C B C B atau C B Fungsi Z : D C D C atau D C

  B A B A AB B A D C D C CD D C AB CD

  1

  1

  1

  1

  1

  1

  1

  1 B A B A AB B A

  D C D C CD D C AB CD

  1

  1

  1

  1

  1