Laporan Praktikum Teknik Digital Lengkap

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA 2016

IC DAN GERBANG LOGIKA

I. TUJUAN PERCOBAAN

Praktikan diharapkan dapat menjelaskan sifat dan cara kerja dari gerbang logika OR, AND, NOT, NOR, NAND, EX-OR, dan EX-NOR.

II. DASAR TEORI

Gerbang Logika adalah rangkaian dengan satu atau lebih dari satu sinyal masukan tetapi hanya menghasilkan satu sinyal berupa tegangan tinggi (Logika tinggi [1]) atau tegangan rendah (Logika rendah [0]). Dikarenakan analisis gerbang logika dilakukan dengan Aljabar Boolean maka gerbang logika sering juga disebut Rangkaian logika.

Gerbang logika merupakan dasar pembentukan sistem digital. Gerbang logika beroperasi dengan bilangan biner, sehingga disebut juga gerbang logika biner. Tegangan yang digunakan dalam gerbang logika adalah tinggi atau rendah. Tegangan tinggi berarti 1(LED menyala), sedangkan tegangan rendah berarti 0 (LED padam). Rangkaian logika sering kita temukan dalam sirkuit digital (Integrated Circuit) yang diimplemetasikan secara elekrtonik dengan menggunakan dioda atau transistor.

Berikut Merupakan Jenis-jenis IC (Integrated Circuit) beserta Gerbang Logika yang terkandung di dalamnya:

Penjelasan :  Gerbang AND Penjelasan :  Gerbang AND

 Gerbang OR

Gerbang OR menggunakan IC TTL tipe SN 7432. Pada gerbang OR apabila salah

satu input berada pada logika 1 maka output akan berada pada logika 1.  Gerbang NOT

Gerbang NOT menggunakan IC TTL tipe SN 7404. Gerbang NOT hanya mempunyai satu sinyal input dan satu sinyal output. Dalam gerbang NOT, untuk menghasilkan output berlogika 1 maka input harus berada pada logika 0.

 Gerbang NAND

Gerbang NAND menggunakan IC TTL tipe SN 7400. Gerbang NAND merupakan kebalikan dari gerbang AND. Apabila kedua input berada pada logika 1 maka output akan mati. Namun apabila semua atau salah satu input berada pada logika 0

maka output akan berlogika 1.

 Gerbang NOR

Gerbang NAND menggunakan IC TTL tipe SN 7402. Gerbang NOR merupakan kebalikan dari gerbang logika OR. Apabila kedua input berada pada logika 0

maka output berlogika 1.  Gerbang EX-OR

Gerbang EX-OR menggunakan IC TTL tipe SN 7486. Gerbang EX-OR berfungsi untuk mendeteksi keadaan-keadaan logika yang berbeda diantara kedua inputnya. Jika kedua input mempunyai logika yang berbeda maka output berlogika 1. Tetapi jika Gerbang EX-OR menggunakan IC TTL tipe SN 7486. Gerbang EX-OR berfungsi untuk mendeteksi keadaan-keadaan logika yang berbeda diantara kedua inputnya. Jika kedua input mempunyai logika yang berbeda maka output berlogika 1. Tetapi jika

III. ALAT DAN BAHAN PERCOBAAN

1. Digital Trainer

2. IC TTL tipe : SN 7408 (AND Gate)

3. IC TTL tipe : SN 7432 (OR Gate)

4. IC TTL tipe : SN 7404 (NOT Gate)

5. IC TTL tipe : SN 7400 (NAND Gate)

6. IC TTL tipe : SN 7402 (NOR Gate)

7. IC TTL tipe : SN 7486 (EX-OR Gate)

IV. LANGKAH PERCOBAAN

Melakukan percobaan satu demi satu gerbang logika:

1. Memahami terlebih dahulu IC-IC yang akan digunakan.

2. Menghubungkan power supply dengan tegangan 220 Volt. Jangan di ON sebelum yakin bahwa rangkaian sudah terangkai dengan benar.

3. Menghubungkan terminal Vcc dari semua modul yang akan digunakan pada terminal + 5 Volt dari power supply.

4. Menghubungkan terminal GND dari semua modul yang akan digunakan pada terminal GND dari power supply.

5. Menghubungkan terminal input dari masing-masing gate ke terminal input (A dan B).

6. Menghubungkan terminal output dari gate ke indikator LED.

7. Memberi kondisi logic input sesuai dengan tabel 1, mengamati dan mencatat kondisi outputnya. Jika LED menyala berarti logic tinggi (1). Jika LED padam berarti logic rendah (0).

8. Mengulangi langkah 1 sampai dengan 7 untuk logika selanjutnya.

9. Membuat kesimpulan.

LAPORAN HASIL PENGAMATAN

Gambar: Foto Laporan Sementara I.

Gambar: Foto Laporan Sementara II.

V. ANALISIS

Dari hasil percobaan yang telah kami tulis di Laporan Sementara, kami mendapatkan beberapa data:  IC 7432 (Terindikasi sebagai Gerbang OR)

Input

Output

Hasil: Data Sesuai dengan Teori.

 IC 7408 (Terindikasi sebagai Gerbang AND) :

Input

Output

Hasil: Data Sesuai dengan Teori.

 IC 7404 (Terindikasi sebagai Gerbang NOT) :

Input Output

Hasil: Data Sesuai dengan Teori.  IC 7402 (Terindikasi sebagai Gerbang NOR) :

Input

Output

Hasil: Data Sesuai dengan Teori.  IC 7400 (Terindikasi sebagai Gerbang NAND) :

Input

Output

Hasil: Data Sesuai dengan Teori.  IC 7486 (Terindikasi sebagai Gerbang EX-OR) :

Input

Output

Hasil: Data Sesuai dengan Teori.

VI. JAWAB PERTANYAAN

1. Sifat dari masing-masing IC itu berbeda, yaitu :  IC 7432 (OR)

: Output menyala (berlogika 1) ketika (minimal) salah satu dari kedua input berlogika 1.  IC 7408 (AND) : Output menyala (berlogika 1) ketika kedua (semua) input berlogika 1.

 IC 7404 (NOT) : Memiliki sifat berlawanan dengan inputnya, jika inputnya berlogika 1 maka output akan berlogika 0, begitu pula sebaliknya.  IC 7402 (NOR) : Output menyala (berlogika 1) ketika kedua (semua) input berlogika 0.  IC 7400 (NAND) : Output menyala (berlogika 1) ketika (minimal) salah satu dari kedua input berlogika 0.  IC 7486 (EX-OR) : Output menyala (berlogika 1) ketika kedua inputnya berbeda logika.

2. Perbedaan yang terdapat antara gerbang NAND dan OR apabila salah satu inputnya diberi keadaan logika yang TETAP maka Output dari gerbang NAND dan OR akan berkebalikan:

Pada gerbang NAND jika (minimal) salah satu dari kedua Input diberi logika 0 maka Output akan berlogika 1, lalu jika kedua (semua) Input diberi logika 1, maka Output akan berlogika 0.

Sebaliknya, pada gerbang OR jika (minimal) salah satu dari kedua Input akan berlogika 0, maka Output akan berlogika 0, lalu jika kedua (semua) Input diberi logika 1, maka Output akan berlogika 1.

3. Analisa dari kedua sifat rangkain tersebut adalah:

a. Pada gambar I:

Pada gambar tersebut terdapat gerbang NOT yang setiap inputnya akan menuju ke gerbang NOR. Ketika salah satu input berlogika 1, maka output akan berlogika (mati). Dan ketika kedua input berlogika 0, maka output akan berlogika 1 (menyala).

Pada gambar II:

Pada gambar tersebut terdapat gerbang NOT yang setiap inputnya akan menuju ke gerbang NAND. Ketika salah satu input berlogika 1 maka output akan berlogika

1 (menyala). Ketika kedua input berlogika 1 maka output akan berlogika 0 (mati).

VII. SIMPULAN

Kesimpulan yang dapat diambil dari praktik gerbang logika tersebut adalah masing-masing IC memiliki fungsi dan cara kerja yang berbeda. Hal tersebut dikarenakan masing-masing IC memiliki jenis Gerbang yang berbeda. IC bekerja sesuai dengan fungsinya:

 IC 7432 merupakan Gerbang OR.  IC 7408 merupakan Gerbang AND.  IC 7404 merupakan Gerbang NOT.  IC 7402 merupakan Gerbang NOR.  IC 7400 merupakan Gerbang NAND.  IC 7486 merupakan Gerbang EX-OR. Gerbang logika merupakan pembentuk sistem digital dimana sebuah logika

digambarkan melalui perhitungan Benar (logika 1) dan salah (logika 0). Beberapa sifat Pokok dari masing-masing Gerbang dasar logika antara lain:

 OR : Output akan menyala (berlogika 1) ketika (minimal) salah satu dari kedua input berlogika 1.  AND

: Output akan menyala (berlogika 1) ketika kedua (semua) input berlogika 1.  NOT

: Memiliki sifat berlawanan dengan inputnya, jika inputnya berlogika

1 maka output akan berlogika 0, begitu pula sebaliknya.  NOR

: Adalah kebalikan dari Gerbang AND; Output akan menyala (berlogika 1) ketika kedua (semua) input berlogika 0.  NAND : Adalah kebalikan dari Gerbang OR; Output akan menyala (berlogika

1) ketika (minimal) salah satu dari kedua input berlogika 0.

 EX-OR : Output akan menyala (berlogika 1) ketika kedua inputnya berbeda logika.

Laporan Praktikum II Praktik Teknik Digital

UNIVERSAL NAND GATE

Disusun Oleh :

Nama

: Imania Diah Rachma

Kelas

: T. Elektronika B1

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA 2016

A. TUJUAN

Praktik diharapka dapat menerapkan NAND Gate sebagai Universal Gate yang dapat membentuk dan mempunyai sifat sebagai gerbang gerbang logika dasar.

B. PENDAHULUAN

NAND Gate disebut juga sebagai Universal gate karena gate-gate dasar yang lain seperti OR, AND, NOT, NOR, EX-OR dan EX-NOR dapat dibentuk dari NAND Gate.

Dari gambar diatas dapat dibuktikan bahwa persamaan output X = (A.A) ’ = (A) ’

C. ALAT DAN BAHAN

1. Digital Trainer

2. IC TTL Tipe : SN 7400 (NAND Gate)

D. LANGKAH PERCOBAAN

1. Memahami terlebih dahulu IC-IC yang akan dipergunakan.

2. Menghubungkan power supply dengan tegangan 220 volt. Jangan di ON sebelum yakin bahwa rangkaian sudah terangkai dengan benar.

3. Menghubungkan terminal Vcc dari semua modul yang akan digunakan pada terminal +5 Volt dari power supply.

4. Menghubungkan terminal GND dari semua modul yang akan digunakan pada terminal GND dari power supply.

5. Merangkai NOT Gate dari NAND Gate seperti yang ditunjukan pada gambar 2.1

6. Menghubungkan terminal input dari gate ke unit input pada trainer.

7. Menghubungkan terminal output dari gate ke tindikator LED.

8. Memberi kondisi logic input sesuai dengan table 1, amati dan catat kondisi outputnya.

9. Mengulangi langkah 1 sampai dengan 8 untuk gambar 2.2, 2.3, 2.4, 2.5, 2.6, 2.7

10. Buat kesimpulan.

E. ANALISIS PERCOBAAN

1. NAND GATE (DENGAN IC 7400)

Gerbang logika NAND pada dasar nya memiliki sifat yaitu, jika inputnya bernilai

0+0 maka outputnya akan bernilai 1, sebaliknya jika outputnya bernilai 1+1 maka outputnya akan bernilai 0, kemudian jika input bernilai 0+1 maka outputnya akan bernilai 1, serta jika inputnya bernilai 1+0 maka outputnya akan bernilai 1.

2. NOT GATE DARI NAND GATE (IC 7400)

Gerbang NOT pada dasarnya memiliki satu input dan satu output, sehingga pada gerbang NOT output akan bernilai 1 (menyala) jika nilai inputnya 0 (mati), sebaliknya jika inputnya bernilai 1 (menyala), maka outputnya akan bernilai 0 (mati).

3. AND GATE DARI NAND GATE (IC 7400)

Gerbang AND merupakan kebalikan dari gerbang NAND, dimana ketika inputnya bernilai 1+1 maka outputnya akan bernilai 1 (menyala), sebaliknya jika inputnya bernilai 0+0 maka outputnya akan bernilai 0 (mati), sedangkan ketika inputnya bernilai 0+1 maka outputnya akan bernilai 0 (mati), dan apabila inputnya bernilai 1+0 maka outputnya akan bernilai 0 (mati).

4. OR GATE DARI NAND GATE (IC 7400)

Gerbang OR memiliki dua buah input dan satu output. jika input bernilai 0+0 maka outputnya akan bernilai 0 (mati), sebaliknya jika input memiliki nilai 1+1 maka outputnya akan memiliki nilai 1 (menyala), dan apabila nilai input bernilai 1+0 maka output akan bernilai 1 (menyala), begitu juga sebaliknya jika input bernilai 0+1 maka output akan bernilai 1 (menyala).

5. NOR GATE DARI NAND GATE (IC 7400)

Pada NOR Gate memiliki 2 input dan satu output dengan sifat yaitu, jika input bernilai 0+0 maka output akan bernilai nilai 1 (menyala), sebaliknya jika input menunjukkan pada keadaan nilai 1+1 maka outputnya kan bernilai 0 (mati), kemudian jika input menunjukkan nilai 0+1 maka outputnya akan menampilkan nilai 0 (mati) begitu juga sebaliknya jika inputnya menunjukan nilai 1+0 maka outputnya akan menunjukkan nilai 0 (mati).

6. EX-OR GATE DARI NAND GATE (IC 7400)

Pada gerbang EX-OR memiliki ciri yaitu, jika input bernilai 0+0 maka Pada gerbang EX-OR memiliki ciri yaitu, jika input bernilai 0+0 maka

1, begitu pula jika inputnya memiliki nilai 1+0 maka nilai outpunya akan memiliki nilai 1.

7. EX-NOR GATE DARI NAND GATE (IC 7400)

Pada gerbang EX-NOR memiliki sifat yaitu, jika input bernilai 0+0 maka outputnya akan bernilai 1 (menyala), dan jika inputnya bernilai 1+1 maka outputnya kan bernilai 1 (menyala) juga, kemudian jika inputnya memiliki nilai 0+1 maka outputnya kan bernilai

0 (mati), serta jika inputnya menunjukkan nilai 1+0 maka outputnya akan menunjukkan nilai 0 (mati).

F. PERTANYAAN DAN TUGAS

1. Bagaimana sifat dari gerbang dasar yang dibentuk oleh Universal NAND Gate, bandingkan dengan percobaan sebelumnya? Jawab :

Sifat dari gerbang dasar yang dibentuk oleh universal NAND Gate adalah memiliki sifat yang sama dengan gerbang dasar logika itu sendiri. Hanya saja yang membedakan dengan percobaan yang sebelumnya adalah pada rangkaian dan penggunaan IC, dimana pada percobaan kali ini hanya menggunakan satu IC yaitu IC NAND Gate Tipe : SN 7400, Namun pada dasarnya hal tersebut tidak mempengaruhi fungsi kerja dari gerbang logika dan sifat asli dari masing – masing gerbang logika, karena IC tersebut memiliki banyak gerbang logika.

2. Bagaimana persamaan output dari gerbang NOT, AND, OR, NOR, EX-OR, dan EX- NOR yang tersusun dari Universal NAND Gate? Jawab:

a) NOT Gate akan mempunyai nilai output yang berlogic 1 (menyala) ketika nilai inputnya berlogic 0 (mati). Persamaan output NOT = (A . A) = (A) ’

b) AND Gate akan mempunyai nilai output yang berlogic 1 (menyala) hanya ketika kedua nilai inputnya berlogic 1 (menyala). Persamaan output AND = (AB) . (AB) = (AB) . (AB)

c) OR Gate akan mempunyai nilai output yang berlogic 0 (mati) hanya ketika kedua inputnya bernilai logic 0 (mati), selain itu akan menghasilkan output yang bernilai berlogic 1 (menyala). Persamaan output OR = (AA) . (BB) = (AA) . (BB)

d) NOR Gate akan mempunyai nilai output yang berlogic 1 (menyala) hanya ketika kedua inputnya memiliki nila logic 0 (mati), selain itu outputnya akan menghasilkan nilai logic 0 (mati). Persamaan output NOR = (AA)(BB) . (AA)(BB) ’ = (AA)(BB) . (AA)(BB)

e) Ex-OR Gate akan mempunyai output yang bernilai 1 (menyala) hanya ketika kedua inputnya memiliki nilai logic yang berbeda, jika logic kedua inputnya sama maka outputnya akan menghasilkan nilai logic 0 (mati).

f) Ex-NOR Gate akan mempunyai logic yang bernilai 1 (menyala) hanya ketika kedua inputnya memiliki logic yang berbeda, jika logicnya memiliki input yang sama maka outputnya akan menghasilkan nilai logic 0 (mati).

Jadi pada dasarnya meskipun menggunakan IC dari NAND Gate tetap menghasilkan input dan output sama dengan input dan output ketika menggunakan IC dan rangkaiannya masing-masing gerbang logika dasar.

Jadi walupun menggunakan IC dari NAND Gate tidak mempengaruhi fungsi dan sifat dari input dan output asli gerbang logika dasar.

G. KESIMPULAN

Dari rangkaian percobaan tersebut ditarik kesimpulan bahwa Gerbang NAND adalah suatu NOT-AND, atau suatu fungsi AND yang dibalikkan. Dengan kata lain bahwa gerbang NAND akan menghasilkan sinyal keluaran rendah jika semua sinyal masukan bernilai tinggi. gerbang logika dasar seperti OR, AND, NOT, NOR, EX-OR, dan EX- NOR dapat dibentuk dari rangkaian NAND Gate sehingga disebut Universal Gate. Penggunaan IC NAND Gate dengan Tipe SN 7400 tidak mempengaruhi fungsi dan sifat dari masing-masing gerbang logika. Sehingga masing-masing gerbang logika masih meliliki fingsi dan sifat aslinya. Hanya saja terkadang keluaran yang dihasilkan oleh Universal NAND Gate kurang maksimal. Kemungkinan salah satu atau beberapa disebabkan karena terlalu banyaknya koneksi antar segmen sehingga kemungkinan salah satu atau beberapa koneksi tidak terkoneksi dengan benar.

H. LAMPIRAN

 Rangkaian NOR GATE

 Rangkaian EX-NOR GATE

 Rangkaian EX-OR GATE

 Rangkaian AND GATE

 Rangkaian OR GATE

 Rangkaian NOT GATE

Laporan Praktikum III Praktik Teknik Digital ALJABAR BOOLEAN

Disusun Oleh :

Nama : Imania Diah Rachma Kelas

: T. Elektronika B1 NIM

: 15507134009 Dosen

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

A. TUJUAN

Praktikan diharapkan dapat memahami prinsip dari aljabar Boolean dan menarapkanya dalam rangkaian gerbang logika.

B. KAJIAN TEORI

Setiap rangkaian logika, bagaimanapun kompleksnya, dapat diuraikan secara lengkap dengan menggunakan operasi-operasi Boolean. Perhatikan rangkaian pada gambar 3.1. Rangkaian ini terdiri dari 3 input, A, B, dan C dan suatu output X. Dengan menggunakan ekspresi Boolean untuk tiap gate dengan mudah dapat ditentukan ekspresi outputnya.

Gambar 3.1. Rangkaian logika dengan ekspresi Booleannya.

Contoh lain adalah sebuah fungsi X = A ’ B + A B’. Untuk membuat rangkaian digital dari fungsi diatas diperlukan gerbang NOT, AND, dan OR . Dari fungsi diatas dapat diidentifikasi bahwa fungsi tersebut mempunyai 2 buah input dan 1 buah output. Fungsi tersebut dapat diimplementasikan dalam rangkaian logika seperti gambar 3.2 dibawah ini.

Gambar 3.2. Rangkaian fungsi X = A’B + A B’

C. ALAT DAN BAHAN

1 Digital Trainer

2 IC TTL tipe : SN 7408 (AND Gate)

3 IC TTL tipe : SN 7432 (OR Gate)

4 IC TTL tipe : SN 7404 (NOT Gate)

5 Power Supply

6 Kabel Kecil / Kabel Terminal secukupnya

D. LANGKAH PERCOBAAN

1. Memahami terlebih dahulu IC-IC yang akan dipergunakan.

2. Menghubungkan power supply dengan tegangan 220 Volt. Jangan di ON sebelum yakin bahwa rangkaian sudah terangkai dengan benar.

3. Menghubungkan terminal Vcc dari semua modul yang akan digunakan pada terminal +5 Volt dari power supply.

4. Menghubungkan terminal GND dari semua modul yang akan digunakan pada terminal GND dari power supply.

5. Membuat rangkaian logika yang mempunyai fungsi output:

X = A+B+C+D Y = (AB)+(CD)

6. Menghubungkan terminal input dari gate ke unit input pada trainer.

7. Menghubungkan terminal output dari gate ke indicator LED.

8. Memberi kondisi logic input sesuai dengan table, amati dan catat kondisi outputnya. Jika LED menyala berarti logic tinggi (1), jika LED padam berarti logic rendah (0).

9. Membuat kesimpulan.

E. RANGKAIAN PERCOBAAN

Gambar 3.3. Rangkaian fungsi X = (A + B + C + D) dan Y = (AB) + (CD)

F. HASIL PERCOBAAN

INPUT

OUTPUT

G. ANALISA PERCOBAAN

1. Fungsi X = (A + B + C + D)

Dengan menggunakan aljabar Boolean dengan fungsi X=(A+B+C+D) dapat diselesaikan menggunakan hukum-hukum teori logika. Hukum teori logika yang bisa dipakai disini yaitu hukum komutatif dan assosiatif. Hukum Komutatif untuk Gerbang Logika OR yaitu jika 2 masukan tertentu, yaitu A dan B, dapat dipertukarkan tempatnya dan dapat merubah urutan sinyal-sinyal masukan. Perubahan tersebut tidak akan mempengaruhi keluarannya. Jika pada gerbang OR menggunakan hukum assositif yaitu apabila 2 masukan tertentu yaitu A dan B, dapat dikelompokan tempatnya dan diubah urutan sinyal-sinyal masukannya. Perubahan tersebut tidak akan mengubah keluarannya. Dari penjelasan tersebut,

Fungsi X = A+B+C+D = (A+B) + (C+D) Berikut ini tabel kebenaran dari fungsi tersebut yaitu :

INPUT

OUTPUT

Sehingga dapat disimpulkan dari rangkaian tersebut, apabila 4 input menggunakan gerbang OR maka outputnya semua akan bernilai 1 kecuali apabila inputnya semuanya bernilai 0, maka outputnya juga akan bernilai 0.

2. Fungsi Y = (A.B) +(C.D)

Dengan menggunakan aljabar boole dengan fungsi Y = (A.B) +(C.D) dapat diselesaikan menggunakan hukum-hukum teori logika. Salah satunya hukum komutatif dan assosiatif. Pada hukum tersebut untuk Gerbang Logika OR yaitu jika 2 masukan tertentu, yaitu A dan B, dapat dipertukarkan tempatnya dan dapat merubah urutan sinyal-sinyal masukan. Perubahan tersebut tidak akan mempengaruhi keluarannya. Menggunakan hukum assosiatif pada saat 2 masukan tertentu yaitu A dan B, dapat dikelompokan tempatnya dan diubah urutan sinyal-sinyal masukannya. Perubahan tersebut tidak akan mengubah keluarannya.

Dari penjelasan tersebut, Fungsi Y= (AB)+(CD)

= (BA)+(DC) = (DC)+(BA)

Hukum Komutatif -> Pada saat kedua input dibolak – balik akan tetap hasilnya. Hukum Assosiatif -> Pada saat kedua input, contoh A dan B di AND kan, outputnya akan tetap sama.

Berikut ini tabel kebenaran dari fungsi tersebut :

INPUT

OUTPUT

Sehingga dapat disimpulkan bahwa apabila 4 input yang di AND dan di OR kan akan bernilai 1 jika pada gerbang AND outputnya 1, dan atau pada gerbang OR outputnya 1, dan atau semua input bernilai 1. Apabila hanya salah satu input saja yang bernilai 1, maka output tetap akan bernilai 0.

H. PERTANYAAN DAN TUGAS

1. Tabel kebenaran Rangkaian Fungsi X = (A+B+C+D) dan Y = (AB) + (CD) yaitu:

Input

Output

2. Rangkaian logika dari fungsi aljabar Boolean:

a) M = (AB) ’C + A (BC)’ + (ABC)’ Rangkaiannya:

Tabel kebenaran :

INPUT

OUTPUT OUTPUT

Tabel kebenaran :

INPUT

OUTPUT

I. KESIMPULAN

Dari percobaan tersebut dapat ditarik kesimpulan bahwa dengan adanya aljabar boolean ini, penyelesaian rangkaian akan semakin cepat karena dapat digunakan untuk menyederhanakan rangkaian yang kompleks agar lebih efisien, mudah dipahami serta mengurangi banyak penggunaan gerbang logika. Dari rangkaian X = (A+B+C+D) dapat disimpulkan bahwa jika suatu fungsi dengan 4 inputan yang di OR kan maka outpunya akan bernilai 1 semua kecuali jika keempat inputannya berlogika 0 maka outputnya akan bernilai 0 (mati). Dan rangkaian Y = (AB) + (CD) dapat disimpulkan bahwa jika suatu fungsi dengan 4 inputan yang di AND kan Dari percobaan tersebut dapat ditarik kesimpulan bahwa dengan adanya aljabar boolean ini, penyelesaian rangkaian akan semakin cepat karena dapat digunakan untuk menyederhanakan rangkaian yang kompleks agar lebih efisien, mudah dipahami serta mengurangi banyak penggunaan gerbang logika. Dari rangkaian X = (A+B+C+D) dapat disimpulkan bahwa jika suatu fungsi dengan 4 inputan yang di OR kan maka outpunya akan bernilai 1 semua kecuali jika keempat inputannya berlogika 0 maka outputnya akan bernilai 0 (mati). Dan rangkaian Y = (AB) + (CD) dapat disimpulkan bahwa jika suatu fungsi dengan 4 inputan yang di AND kan

J. LAMPIRAN

Laporan Praktikum IV Praktik Teknik Digital

Aplikasi Teorema De Morgan

Disusun Oleh :

Nama

: Imania Diah Rachma

Kelas

: T. Elektronika B1

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA 2016

K. TUJUAN

Setelah selesai Praktikum mahasiswa dapat:

1. Membuktikan Teorema De Morgan I.

2. Membuktikan Teorema De Morgan II.

3. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate yang dibentuk dari AND, OR, dan NOT Gate.

4. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate yang dibentuk dari NOR dan NOT Gate.

5. Mempelajari sifat-sifat dan cara kerja dari satu rangkaian Exclusive-OR Gate yang dibentuk dari NAND dan NOT Gate.

L. KAJIAN TEORI

Pada Hukum De Morgan, terdapat dua persamaan yaitu :

1. Suatu rangkaian NAND gate gate adalah equivalen dengan rangkaian OR yang menggunakan NOT gate pada setiap inputnya. (A . B)` = A` + B`

2. Suatu rangkaian NOR gate adalah ekuivalen dengan rangkaian AND gate yang menggunakan NOT gate pada setiap input-inputnya.

(A + B)` = A` . B`

Pada persamaan 1 perlu di perhatikan, jika semua input berlogic 1 (dari A,B,C,D), masing- masing ruas persamaan akan memberikan suatu hasil yang sama, yakni berlogic 0. Di sisi lain, jika satu atau lebih dari satu inputan berlogic 0, maka masing-masing ruas persamaan akan memberikan hasil yang sama yaitu logic 1. Pada persamaan 2 dibuktikan dengan cara yang sama. Jika semua masukan (A, B, C, D) diberi nilai “1”, maka ruas persamaan sebelah kiri akan memberikan keluaran bernilai “0”. Pada ruas kanan juga akan memberikan keluaran bernilai “0”. Di sisi lain, jika satu atau lebih dari satu masukan sama dengan 0, maka kedua ruas persamaan juga akan memberikan output yang sama yakni bernila i “1”. Oleh karena itu, semua kemungkinan dari input persamaan pada ruas kanan = persamaan pada ruas kiri .

M. ALAT DAN BAHAN

7 Digital Trainer

8 Power Supply

9 IC 7408 (AND Gate)

10 IC 7432 (OR Gate)

11 IC 7404 (NOT Gate)

12 IC 7402 (NOR Gate)

13 IC 7400 (NAND Gate)

14 Kabel Kecil / Kabel Terminal secukupnya

N. LANGKAH PERCOBAAN PERCOBAAN A

1. Buat rangkaian logika seperti pada gambar 1a dan 1b

Gambar : Rangkaian 1a. Gambar : Rangkaian 1b. Y1 = (A’ B’ C’ D’)’

Y2 = A + B + C +D

Gambar : Rangkaian 2a. Gambar : Rangkaian 2b. Y3 = (A’ + B’)’ + (C’ + D’)’

Y4 = (A.B) + (C.D)

2. Kemudian berikanlah keadaan logika pada terminal-terminal input A, B, dan D dengan menggunakan sakar seperti pada Tabel 1 berikut. Catatlah keadaan outputnya.

3. Lakukan langkah 1 dan 2 untuk gambar 2a dan 2b.

O. HASIL PERCOBAAN

P. ANALISIS

Pada gambar rangkaian 1a dan 1b, merupakan gambar rangkaian untuk membuktikan teori De Morgan I yang berbunyi bahwa :

Untuk membuktikan teori diatas, maka dilakukan dengan mengaplikasikan teori tersebut kedalam dua buah rangkaian yang memiliki persamaan output misalnya pada rangkaian Y1 dan Y2. Jika Teori De Morgan i n i benar, maka ketika kedua rangkaian tersebut

diberi input yang sama, maka outputnya juga akan bernilai sama.

Gambar 1a

Gambar 1b

Y1 = A . B . C . D

Y2=A+B+C+D

Misalnya masing-masing dari rangkaian Y1 dan Y2 diberi nilai input 0. Maka dalam rangkaian gambar 1a, input akan masuk kedalam inverter, kemudian output dari gerbang NOT masing – masingnnya yakni logic 1. Semua output dari inverter tersebut kemudian masuk menuju gebang NAND, sehingga output Y1 berlogic 0. Serta dalam rangkaian gambar 1b, masing – masing input berlogic 0, kemudian masuk ke Gerbang OR sehingga berlogic 0 semua. Semua output tersebut masuk ke Gerbang OR lagi, maka akan menghasilkan output berlogic 0. Sehingga kedua rangkaian tersebut akan menghasilkan output sama dan membuktikan teori tersebut Benar. Sehingga diperoleh persamaan output antara gambar 1a dan 1b,

Pada gambar rangkaian 2a dan 2b merupakan gambar rangkaian untuk membuktikan Teori De Morgan II yang berbunyi bahwa :

Untuk membuktikannya, maka dilakukan dengan mengaplikasikan teori tersebut kedalam dua buah rangkaian yang memiliki Persamaan Output misalnya pada rangkaian Y1 dan Y2.

Jika Teori De Morgan benar, maka ketika kedua rangkaian tersebut diberi input yang sama, maka outputnya juga akan bernilai sama.

Gambar 2a

Gambar 2b

Y3 = (A+B)+(C+D) Y4 = (A.B) + (C.D)

Misalnya masing-masing dari rangkaian Y3 dan Y4 diberi nilai input 0. Dalam rangkaian gambar 2a, input yang diberikan oleh A, B, C dan D akan masuk kedalam Inverter. Setelah semua input masuk kedalam inverter, maka nilai yang dihasilkan adalah yakni masing – masing berlogic 1. Kemudian ke empat input tersebut masuk kedalam dua buah gerbang NOR dan menghasilkan 2 buah output bernilai “0” dan “0”.

Kemudian masuk kedalam gerbang OR sehingga outputnya (0+0 )=”0” (padam). Dalam rangkaian gambar 2b ini, semua input berlogic 0, kemudian masuk ke Gerbang AND dan akan menghasilkan 2 output dengan logic 0.Kedua output tersebut selanjutnya masuk ke Gerbang OR dan akan menghasilkan ouput berlogic 0. Sehingga diperoleh persamaan output yang sama antara gambar 2a dan 2b yaitu

Y3 = ( A + B ) + ( C + D ) Y4 = (A.B) + (C.D) = (A·B)+(C·D) = AB + CD

Sehingga, dari data percobaan diatas dapat saya simpulkan Teori ini telah terbukti Benar.

Q. PERTANYAAN DAN TUGAS

3. Buatlah Tabel Kebenaran dari ke-4 percobaan tersebut, seperti terlihat pada Tabel 1.

4. Bandingkan hasil – hasil dari percobaan tersebut. Kesimpulan apa yang dapat diambil dari perbandingan ini?

Jawab :

1. Tabel 1

2. Berikut perbandingan dari percobaan yaitu

a. Nilai output yang dihasilkan rangkaian 1a dan 1b yakni Y1 dan Y2 adalah sama, hal ini membuktikan bahwa rangkaian gerbang logika NAND bernilai output sama dengan rangkaian gerbang OR yang menggunakan gerbang NOT pada setiap inputnya.

b. Nilai output yang dihasilkan rangkaian 2a dan 2b yakni Y3 dan Y4 adalah sama, hal ini membuktikan bahwa rangkaian gerbang logika NOR bernilai output sama dengan rangkaian gerbang AND yang menggunakan gerbang NOT pada setiap inputnya.

R. KESIMPULAN

Dari percobaan tersebut dapat ditarik kesimpulan bahwa Teori De Morgan terbukti kebenarannya. Yang pertama, pada sebuah rangkaian gerbang logika NAND bernilai output sama dengan rangkaian gerbang OR yang menggunakan gerbang NOT pada setiap inputnya. Yang kedua, sebuah rangkaian gerbang NOR adalah sama dengan rangkaian Dari percobaan tersebut dapat ditarik kesimpulan bahwa Teori De Morgan terbukti kebenarannya. Yang pertama, pada sebuah rangkaian gerbang logika NAND bernilai output sama dengan rangkaian gerbang OR yang menggunakan gerbang NOT pada setiap inputnya. Yang kedua, sebuah rangkaian gerbang NOR adalah sama dengan rangkaian

Teori ini digunakan untuk menyederhanakan sebuah rangkaian logika agar gerbang- gerbang logika yang dibutuhkan lebih sedikit dan efisien. Namun tetap memiliki nilai keluaran yang sama. Jika gerbang logika yang dipakai lebih sedikit, maka secara otomatis rangkaian tersebut akan menjadi lebih mudah untuk dideteksi jika terjadi sebuah kesalahan.

S. LAMPIRAN

Laporan Praktikum V Praktik Teknik Digital

Adder (Half dan Full Adder)

Disusun Oleh :

Nama

: Imania Diah Rachma

Kelas

: T. Elektronika B1

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA 2016

A. TUJUAN

Praktikan diharapkan dapat :

1. Merangkai dan menjelaskan cara kerja rangkaian half adder.

2. Merangkai dan menjelaskan cara kerja full adder.

B. KAJIAN TEORI

1. Half Adder

Half adder adalah suatu rangkaian penjumlah system bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu Summary out (Sum) dan Carry out (Carry). Masukan :

1 Masukan :

-------------- + Keluaran :

Persamaan logikanya adalah :

Sum = (A ’ . B) + (A . B’)

serta

Carry = A. B

Dimana A dan B merupakan data-data Input.

2. Full Adder

Rangkaian full adder dapat digunakan untuk menjumlahkan bilangan biner yang lebih dari 1 bit. Ciri pokok dari Full adder dibandingkan dengan half adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat tambahan satu masukan, yaitu Carry_in.

Masukan : Carry_in =

0 Masukan : Carry_in =

------------- + Keluaran :

------------- +

0 1 Keluaran :

Carry_out

Carry_out

Sum

Sum

Persamaan logikanya adalah (berdasarkan tabel kebenaran) :

Sum = (A+B) + C_in C_out = (A.B) + (A.C_in) + (B.C_in)

C. ALAT DAN BAHAN PERCOBAAN

1. Digital Trainer.

2. IC TTL tipe : SN 7408 (AND Gate).

3. IC TTL tipe : SN 7432 (OR Gate).

4. IC TTL tipe : SN 7404 (NOT Gate).

5. IC TTL tipe : SN 7486 (EX-OR Gate)

D. LANGKAH PERCOBAAN

1. Membuat rangkaian half adder seperti pada gambar 1.

Gb. 1. Half adder

2. Mengatur keadaan logic dari kedua inputnya A dan B sesuai dengan tabel kebenaran dan catat keadaan outputnya.

3. Membuat rangkaian half adder dengan Exclusive-OR seperti pada gambar 2.

Gb. 2. Half adder

4. Mengatur keadaan logic dari kedua inputnya A dan B sesuai dengan tabel kebenaran dan catat keadaan outputnya.

5. Membuat rangkaian full adder seperti pada gambar 3.

Gb. 3. Full Adder

6. Mengatur keadaan logic dari kedua inputnya A, B dan Carry In sesuai dengan tabel kebenaran dan catat keadaan outputnya.

E. Hasil Praktikum

Berikut ini hasil percobaan rangkaian Half Adder.

Input

Output

A B Carry Out

SUM

Berikut ini tabel kebenaran dari Gambar 3

Input

Output

A B Carry In Carry Out SUM

F. Analisis Percobaan

1. Gambar 1 dan 2

Pada rangkaian half adder bisa dirangkai menggunakan gerbang NOT, AND, OR. Selain itu, rangkaian tersebut juga dapat dirangkai menggunakan gerbang EX-OR dan AND. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan. Penjumlahan dimaksud ini adalah terdapat 2 input biner (1 dan 0) dan menghasilkan 2 output yaitu satu Summary Out (SUM) dan satu Carry Out (Carry). Berikut ini rangkaiannya,

Gambar 1. Half Adder

Maka persamaan logikanya menjadi :  Untuk output SUM : (A' B) + (A B')  Untuk output Carry : (AB)

Gambar 2. Half Adder

Maka persamaan logikanya menjadi :  Untuk output SUM : (A B)  Untuk output Carry : (AB)

Berikut ini tabel kebenaran rangkaian Half Adder pada Gambar 1 dan 2. Input

Output

A B Carry Out

SUM

2. Gambar 3

Pada rangkaian ketiga ini (Full Adder) merupakan rangkaian penjumlahan untuk menjumlahkan beberapa bit biner. Rangkaian ini disusun dari Half Adder yang digabungkan menggunakan gerbang OR. Sehingga penjumlahan tersebut pada rangkaian ini memiliki 3 input yaitu Carry In, A dan B. Berikut ini rangkaiannya,

Gambar 3 Full Adder

Maka persamaan logikanya menjadi :  Untuk output SUM : A B Carry In  Untuk output Carry : AB+ (A B) Carry In

Berikut ini tabel kebenaran dari Gambar 3 Input

Output

A B Carry In Carry Out

SUM

G. Pertanyaan dan Tugas

1. Rancanglah sebuah rangkaian Full Adder dengan menggunakan gerbang OR, AND dan NOT.

2. Buatlah kesimpulan dari percobaan yang telah dilakukan. Jawab :

1. Rangkaian Full Adder

Gambar 4. Full Adder

2. Kesimpulan dari rangkaian diatas Berdasarkan rangkaian tersebut didapatkan tabel kebenaran sebagai berikut.

INPUT

OUPUT

Carry In

Carry Out

Sum

Sehingga didapatkan bahwa output rangkaian Full Adder pada gambar 3 dan 4 memiliki output sama.

H. Kesimpulan

Dari percobaan di atas kita dapat menyimpulkan bahwa :

1. Full Adder dapat digunakan untuk menjumlahkan rangkaian bilangan-bilangan biner yang lebih dari 1 bit. Penjumlahan bilangan-bilangan biner sama halnya dengan

penjumlahan bilangan decimal dimana hasil penjumlahan tersebut terbagi menjadi 2 Output, yaitu Summary (Jumlah Hasil) dan Carry (Simpan).

2. Rangkaian half adder dapat dibentuk dengan menggunkan gerbang NOT, AND, dan OR ataupun bisa dirangkai menggunakan gerbang logika EX-OR dan AND.

3. Dalam rangkaian Half Adder, apabila salah satu switch berlogic 1, maka hasil outputnya; Sum bernilai 1 dan Carry bernilai 0.

4. Rangkaian Full adder dapat digunakan untuk menjumlahkan bilangan biner yang lebih dari 1 bit. Pada rangkaian ini terdapat 3 input yaitu Carry In, A dan B. Rangkain ini dapat dibuat menggunakan gerbang logika OR, NOT, dan OR ataupun dapat dibentuk menggunakan gerbang logika EX-OR, AND, dan OR.

5. Dalam rangkaian Full Adder 1 bit, apabila semua switch berlogic 1, maka hasil outputnya semua bernilai 1.

I. Lampiran

Laporan Praktikum VI Praktik Teknik Digital

Subtractor 1 Bit

Disusun Oleh :

Nama

: Imania Diah Rachma

Kelas

: T. Elektronika B1

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

VIII. TUJUAN PERCOBAAN

Setelah selesai Praktikum Mahasiswa diharapkan dapat:

1. Merangkai dan menjelaskan cara kerja rangkaian Half Subtractor.

2. Merangkai dan menjelaskan cara kerja rangkaian Full Subtractor.

IX. DASAR TEORI

A. Half Substractor

Half subtractor adalah suatu rangkaian yang dapat digunakan untuk melakukan operasi pengurangan data-data bilangan biner hingga 1 bit saja. Half substractor mempunyai karakteristik : 2 masukan yaitu input A dan B serta 2 keluaran yaitu Summary (Sum) dan Borrow. Pada contoh berikut, input B sebagai bilangan pengurangnya dan input A sebagai bilangan yang dikurang.

Masukan : A =

1 Masukan :

---------  Keluaran :

Persamaan Logikanya adalah :

Sum = (A` . B) + (A . B`) serta Borrow = A` . B

Dimana A dan B merupakan data-data Input.

B. Full Subtractor

Rangkaian full subtractor digunakan untuk melakukan operasi pengurangan bilangan biner yang lebih dari 1 bit. Dengan 3 terminal input yang dimilikinya yaitu

A, B, serta terminal Borrow input dan 2 terminal output yaitu Sum dan Borrow out.

Masukan : A =

1 Masukan :

Borrow_in =

0 Borrow_in =

---------  Keluaran :

--------- 

Keluaran :

Borrow_out

Borrow_out

Sum

Sum

X. ALAT DAN BAHAN PERCOBAAN

8. Power Supply

9. Digital Trainer (EWB512)

10. IC TTL tipe : SN 7408 (AND Gate)

11. IC TTL tipe : SN 7432 (OR Gate)

12. IC TTL tipe : SN 7404 (NOT Gate)

13. IC TTL tipe : SN 7486 (EX-OR Gate)

XI. LANGKAH PERCOBAAN

1. Membuat rangkaian Half Subtractor seperti pada gambar 1.

Gambar 1: Rangkaian Half Subtractor 1

2. Mengatur keadaan logika dari kedua inputnya A dan B sesuai dengan tabel kebenaran dan mencatat keadaan outputnya.

3. Membuat rangkaian Half Subtractor dengan Ex-Or seperti pada gambar 2.

Gambar 2: Rangkaian Half Subtractor 2

4. Mengatur keadaan logika dari kedua inputnya A dan B sesuai dengan tabel kebenaran dan mencatat keadaan outputnya.

5. Membuat rangkaian Full Subtractor seperti pada gambar 3.

Gambar 3: Rangkaian Full Subtractor

6. Mengatur keadaan logika dari kedua inputnya A, B dan Borrow In sesuai dengan tabel kebenaran dan mencatat keadaan outputnya.

XII. LAPORAN HASIL PENGAMATAN

A. Tabel 1 : Percobaan rangkaian Half Subtractor 1

INPUT

OUPUT

A B Borrow Out Sum

B. Tabel 2 : Percobaan rangkaian Half Subtractor 2 INPUT

OUPUT

A B Borrow Out Sum

C. Tabel 3 : Percobaan rangkaian Full Subtractor 1 INPUT

OUPUT

A B Borrow In

XIII. ANALISIS

Dari hasil percobaan yang telah kami lakukan, kami mendapatkan beberapa data sebagai berikut.

A. Tabel 1&2 : Percobaan rangkaian Half Subtractor 1&2 INPUT

OUPUT

A B Borrow Out Sum

Half subtractor merupakan suatu rangkaian yang dapat digunakan untuk melakukan operasi pengurangan data-data bilangan biner hingga 1 bit saja. Rangkaian half subtractor mempunyai 2 input dan 2 output yaitu Summary (Sum) dan Borrow.

B. Tabel 3 : Percobaan rangkaian Full Subtractor INPUT

OUPUT

A B Borrow In

Borrow

Sum

Out

Full Subtractor merupakan rangkaian yang dapat di gunakan untuk melakukan operasi pengurangan bilangan biner yang lebih dari 1 bit. Full Subtractor memiliki standar minimal 3 terminal input yang dimilikinya yaitu A , B serta terminal Borrow Input dan 2 terminal output yaitu Summary (Sum) dan Borrow-Out.

XIV. PERTANYAAN DAN TUGAS

1. Rancanglah sebuah rangkaian Full Subtractor dengan menggunakan gerbang OR, AND dan NOT.

2. Buatlah kesimpulan dari percobaan yang telah dilakukan. Jawab :

1. Rangkaian Full Subtractor

2. Kesimpulan :

Dari rangkaian Full Subtractor 1 bit dengan menggunakan gerbang OR, AND, NOT, didapatkan hasil sebagai berikut.

INPUT

OUPUT

A B Borrow In

XV. KESIMPULAN

Dari percobaan yang telah saya lakukan, dapat saya simpulkan bahwa rangkaian half subtractor merupakan rangkaian pengurang 1 bit saja. Kedua rangkaian ini sangat sederhana dengan memiliki 2 masukan. Output yang dikeluarkan dari SUM adalah sama, hal ini terjadi karena gerbang EX-OR akan mengeluarkan output 1 jika salah satu inputnya berlogic 1 dan akan mengeluarkan output berlogic 0 jika kedua input bernilai sama. Sedangkan rangkaian full subtractor merupakan rangkaian pengurang untuk mengurangkan lebih dari 1 bit. Rangkaian ini merupakan kombinasi dari rangkaian half dan memiliki 3 inputan. Input ketiga borrow in.

XVI. LAMPIRAN

Laporan Praktikum VII Praktik Teknik Digital Flip Flop

Disusun Oleh :

Nama

: Imania Diah Rachma

Kelas

: T. Elektronika B1

: Bekti Wulandari, M.Pd

TEKNIK ELEKTRONIKA FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA 2016

XVII. TUJUAN PERCOBAAN

Setelah selesai Praktikum Mahasiswa diharapkan dapat:

3. Memahami kerja rangkaian Latch yang tersusun dari gerbang NAND.

4. Memahami kerja rangkaian Latch yang tersusun dari gerbang NOR.

5. Memahami cara kerja rangkaian Clocked R-S Flip-Flop dari NAND Gate dan NOR Gate.

6. Menjelaskan sifat dan cara kerja rangkaian D Flip-Flop dari NAND Gate.

7. Menjelaskan sifat dan cara kerja rangkaian D Flip-Flop yang menggunakan IC tipe 7474.

8. Menjelaskan sifat dan cara kerja rangkaian J-K Flip-Flop dengan menggunakan IC tipe 7473.

9. Merangkai dan menganalisa rangkaian T Flip-Flop.

10. Menjelaskan sifat dan cara kerja rangkaian T Flip-Flop.

XVIII. DASAR TEORI

A. NAND GATE LATCH

Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate atau NOR gate. Apabila disusun dari NAND gate, disebut dengan NAND Latch atau secara sederhana disebut latch, seperti ditunjukkan pada gambar 7.1 (a). Dua buah NAND gate disilangkan antara output NAND gate-1 dihubungkan dengan salah satu input NAND gate-2, dan sebaliknya. Output gate (output latch) diberi nama Q dan Q’. Pada kondisi normal kedua output tersebut

saling berlawanan. Input latch diberi nama SET dan RESET. Gambar 7.1 (b) menunjukkan symbol dari NAND gate latch.

Gambar 7.1 NAND gate Latch

B. NOR GATE LATCH

Dua buah NOR gate yang paling disilangkan dikenal sebagai NOR gate latch, dengan dua buah output Q dan Q’ yang saling berlawanan serta dua buah input SET dan

RESET, seperti ditunjukkan pada gambar 7.2. Jika logika 1 diberikan pada input S, maka kondisi ini menyebabkan FF di set ke 1 (Q=1). Jika logika 1 diberikan ke input R, maka

kondisi ini menyebabkan FF di reset ke 0 (Q=0).

Gambar 7.2 NOR gate Latch

C. CLOCKED R-S FLIP – FLOP

Clocked RS Flip-Flop merupakan suatu latch yang dilengkapi dengan sebuah terminal untuk pulsa clock. Pulsa clock tersebut akan mengatur keadaan SET ataupun RESET dari Flip-Flop ini, yang juga tergantung dari keadaan logic pada terminal-terminal input R dan S nya.

Apabila pulsa clock berada pada keadaan logic 0, maka perubahan keadaan logic pada terminal input R dan S tidak akan mengakibatkan perubahan pada input Q dan Q’. Tetapi bila pulsa clock berada pada keadaan logic 1, maka perubahan-perubahan pada input R dan S akan mengakibatkan perubahan pada output Q dan Q’. Perubahan tersebut sesuai dengan sifat latch pembentuknya.

Clocked RS Flip-Flop akan berada pada keadaan SET (Q=1) bila pulsa clock berada pada keadaan 1 dan input S juga berada pada keadaan SET (Q=1) bila pulsa clock berada pada keadaan q dan input S juga berada pada keadaan logic 1. Sedangkan keadaan RESET (Q=0) akan terjadi jika pulsa clock berada pada keadaan logic 1 dan input R berada pada keadaan logic 1.

D. CLOCKED RS FLIP-FLOP DENGAN NAND GATE

Selain dengan menggunakan NOR gate, Clocked RS Flip-Flop juga dapat dibentuk dengan menggunakan NAND gate. Clocked RS Flip-Flop akan berada pada keadaan SET

(Q=1) bila pulsa clock berada pada keadaan 1, dan input S juga berada pada keadaan logic 1. Sedangkan keadaan RESET (Q=0) akan terjadi jika pulsa clock berada pada keadaan logic 1 dan input R juga berada pada keadaan logic 1.

E. D FLIP-FLOP DENGAN NAND GATE

D Flip-Flop merupakan suatu RS Flip-Flop yang ditambah dengan suatu inverter pada RESET inputnya. Sifat dari suatu D FF adalah : Output Q akan berada pada keadaan logic (Q=1) bila input D dan pulsa clock dalam keadaan logic 1. Dan bilamana input D dalam keadaan logic 0, maka D FF ini akan berada dalam keadaan RESET (Q=0).

Jika Clock berada pada kondisi logic 0, maka perubahan logic pada input D tidak akan mempengaruhi outputnya.

F. D FLIP-FLOP DENGAN IC 7474

Di dalam sebuah IC tipe 7474, terdapat 2 buah D FF yang memiliki terminal CLEAR dan PRESET. Apabila diberikan logic 0 ke terminal CLEAR maka output Q akan bearada pada keadaan logic 1 (SET). Fungsi dari terminal-teminal input lainnya, yaitu Cloock dan Data (D), samadengan D FF biasa. Keadaan-keadaan logic yang terdapat pada input D akan diteruskan ke output Q pada saat pulsa clock berubah dari keadaan logic 0 ke keadaan logic

D FF ini dapat digunakan untuk membuat rangkaian-rangkaian antara lain Shift Resgister, counter.

G. CLOCKED J-K FF

Gambar 10.1 (a) menunjukkan seubah Clocked JK FF yang ditrigger oleh sisi menuju positip dari pulsa cock. Input – input J dan K mengontrol keadaan FF dengan cara yang sama seprti input-input S dan R kecuali satu perbedaaan menetu. Untuk keadaan ini FF akan selalu berada dalam keadaan yang berlawanan.

Gambar 10.1 Clocked JK Flip-Flop

Bekerjanya FF ini ditunjukkan oleh bentuk gelombang pada gambar 10.2, yang dapat dianalisa sebagai berikut: Bekerjanya FF ini ditunjukkan oleh bentuk gelombang pada gambar 10.2, yang dapat dianalisa sebagai berikut:

b) Apabila terjadi sisi menuju positif dari pulsa clock pertama berlangsung pada kondisi J=0 dan K=1, maka output Q=0.

c) Pulsa clock kedua mendapatkan J=0 dan K=0 pada saat melakukan transisi positipnya, ini menyebabkan output Q tetap berada pada kondisi sebelumnya yaitu Q=0.

d) Pulsa clock ketiga mendapatkan J=1 dan K=0 pada saat melakukan transisi positipnya, ini menyebabkan output Q=1.

e) Pulsa Clock keempat mendapatkan J=1 dan K=1 pada saat melakukan transisi positipnya, ini menyebabkan FF toggle sehingga output Q berlawanan dari kondisi sebelumnya yaitu menjadi Q=0.

Gambar 10.2 Bentuk Gelombang

Dari bentuk gelombang ini hendaknya diperhatikan bahwa FF tidak terpengaruh oleh sisi menuju positip dari pulsa clock. JK FF adalah jauh klebih baik dari pada SR FF karena tidak mempunyai keadaan kerja yang tidak menentu. Keadaan J=K=1, yang menghasilkan operasi toggle, sangat banyak ditemukan pemakiannya di dalam semua jenis alat hitung biner. Oleh karena itu, JK FF digunakan secara luas oleh hamper semua sisitem-sistem digital.

H. T FLIP-FLOP

T (Toggle) Flip-Flop dapat diterminal T inpuy maka terbentuk dari modifikasi clocked RS FF, D FF maupun J-K FF. T FF memiliki sebuah terminal masukan input, yaitu T input dan 2 buah terminal keluaran yautu Q dan Q’.

T FF banyak digunakan pada rangkaian-rangkaian counter, pulsa generator, frekuensi divider. Karena pemakaiannya relative lebih mudah dibanding dengan Flip-Flop jenis lain yang memiliki banyak terminal input. Pada penggunaannya sebagai pembagi frekuensi, maka satu tingkat T FF berfungsi sebagai pembagi 2.

Apabila diberian pulsa-pulsa kontinyu pada terminal T input maka pada output- outputnya akan diperoleh pulsa – pulsa kontinyu dengan frekuensi sebesar setengah dari inputnya. Jadi setiap 2 buah pulsa input akan menghasilkan sebuah pulsa output. Pada percobaan ini dibuat suatu rangkaian T FF dengan menggunakan JK FF.

XIX. ALAT DAN BAHAN PERCOBAAN

14. Power Supply

15. Digital Trainer (EWB512)

16. IC TTL tipe : SN 7400 (NAND Gate)

17. IC TTL tipe : SN 7402 (NOR Gate)

18. IC TTL tipe : SN 7408 (AND Gate)

19. IC TTL tipe : SN 7432 (OR Gate)

20. IC TTL tipe : SN 7404 (NOT Gate)

21. IC TTL tipe : SN 7474 (D FF)

22. IC TTL tipe : SN 7473 (J-K FF)

XX. LANGKAH PERCOBAAN

SR Flip Flop

1. Buatlah rangkaian seperti

pada gambar

7.1 (a)

Gambar 7.1 a

2. Berilah input Set (S) dan Reset (R) dengan menggunakan input logic pada digital trainer.

3. Amati dan catat logika Q dan Q’ untuk setiap perubahan input.

4. Catat hasilnya pada table percobaan

5 .Ulangi langkah 1-4 untuk gambar 7.2 (a)

Gambar 7.2 a

2. RS Flip Flop

1. Buatlah rangkaian seperti pada gambar 9.1.

Gambar 9.1 Clocked RS Flip-Flop dengan NAND Gate

2. Hubungkan terminal input S , R dan Clock ke unit input yang ada pada trainer digital.

3. Periksa kembali semua rangkaian, jika sudah benar nyalakan power supply

4. Berikanlah masukan logik seperti pada tabel keterminal input S, R, dan Clock. Catat kondisi outputnya.

5. Matikan power supply.

6. Buatlah rangkaian seperti pada gambar 9.2

Gambar 9.2 Clocked RS Flip-Flop dengan NOR Gate

7. Hubungkan terminal input S , R dan Clock ke unit input yang ada pada trainer digital.

8. Periksa kembali semua rangkaian, jika sudah benar nyalakan power supply

9. Berikanlah masukan logik seperti pada tabel keterminal inpur S, R, dan Clock. Catat kondisi outputnya.

10. Matikan power supply.

3. D Flip Flop

1. Buatlah rangkaian seperti pada gambar .1

Gambar 9.1 D FF dari NAND gate

2. Hubungkan terminal input D dan Clock ke terminal input logik pada trainer digital

3. Periksa kembali semua rangkaian, jika sudah benar nyalakan power supply

4. Berikanlah masukan logik seperti pada tabel keterminal input D dan Clock. Catat kondisi outputnya.

5. Matikan power supply.

6. Buat rangkaian seperti pada gambar 9.2

7. Hubungkan terminal input D, Clock, PRESET dan CLEAR ke terminal input logik pada trainer digital

8. Periksa kembali semua rangkaian, jika sudah benar nyalakan power supply

9. Berikanlah masukan logik seperti pada tabel keterminal input D , Clock., PRESET dan CLEAR . Catat kondisi outputnya.

10. Matikan power supply.

Gambar 9.2. D Flip-Flop dengan IC 7474

4. JK Flip Flop

1. Buatlah rangkaian seperti pada gambar 10.3.

Gambar. 10.3. J – K Flip Flop

2. Hubungkan terminal input J , K , Clock dan Clear ke unit input yang ada pada trainer digital.

3. Periksa kembali semua rangkaian, jika sudah benar nyalakan power supply

4. Selanjutnya berikanlah keadaan-keadaan logik input seperti pada tabel, kondisi Clear pada logik 0 , amati kondisi outputnya.

5. Ulangi percobaan tersebut untuk Clear = 1, amati kondisi outputnya.