Komponen keenam pada penerima adalah De-interleaver yang berfungsi sebagai penyimpanan sementara data digital yang telah diawasandikan.
Komponen ketujuh adalah pengawasandi Viterbi yang berfungsi mendeteksi kesalahan, mengkoreksi kesalahan, dan mengawasandikan sinyal digital.
Komponen kedelapan adalah konverter sinyal digital ke analog yang berfungsi mengkonversi sinyal digital ECG ke dalam bentuk analog. Setelah data ECG
dikembalikan ke dalam bentuk analog, penghitungan dari Bit Error Rate BER dilakukan untuk mengetahui kinerja dari kode konvolusi.
3.2.1 Perancangan Penyandian Konvolusi 2, 1, 3
Perancangan dari penyandi konvolusi 2, 1, 3s menggunakan panjang constarint = 2, dengan
���� � = 1 2 � [13]. Generator polinomial yang
dipakai adalah �
1
= [101] dan �
2
= [111]. Gambar 3.3 menunjukkan rangkaian penyandi konvolusi 2, 1, 3.
Input
+ +
Output
Gambar 3.3
Diagram blok penyandi konvolusi 2, 1, 3 [13].
3.2.2 Perancangan Penyandian Konvolusi 3, 1, 3
Perancangan dari penyandi konvolusi 3, 1, 3 menggunakan panjang constarint = 3, dengan
���� � = 1 3 � [13]. Generator polinomial yang
dipakai adalah �
1
= [101], �
2
= [111], dan �
3
= [111]. Gambar 3.4 menunjukkan rangkaian penyandi konvolusi 3, 1, 3.
Input
+ +
Output
+
Gambar 3.4 Diagram blok penyandi konvolusi 3, 1, 3 [13].
3.2.3 Perancangan Penyandian Konvolusi 4, 1, 3
Perancangan dari penyandi konvolusi 4, 1, 3 menggunakan panjang constarint = 3, dengan
���� � = 1 4 � [13]. Generator polinomial yang
dipakai adalah �
1
= [101], �
2
= [111], �
3
= [111], dan �
4
= [111]. Gambar 3.5 menunjukkan rangkaian penyandi konvolusi 4, 1, 3.
Input +
+ Output
Gambar 3.5 Diagram blok penyandi konvolusi 4, 1, 3 [13].
3.2.4 Perancangan Pengawasandian Viterbi
Arsitektur dari pengawasandian Viterbi tergantung pada pengorganisasian memori dengan unit komputasi seperti perhitungan Branch Metric,
perhitungan Path Metric Add-Compare Select, dan terutama pada
mekanisme Traceback yang diadopsi dalam desain. Arsitektur pengawasandi Viterbi diimplementasikan menurut trellis diagram. Gambar 3.5 menunjukkan
desain dari arsitektur pengawasandi Viterbi.
Gambar 3.6 Arsitektur pengawasandi Viterbi [12].
Gambar 3.5 menunjukkan proses-proses yang dijalankan dalam
mengawasandikan data ECG. Pertama data akan diproses pada Branch Metric. Branch Metric akan menghitung Hamming Distance antara urutan masukan
yang diterima dan urutan hasil masukan yang diharapkan. Gambar 3.6 menunjukkan diagram blok dari Branch Metric.
Gambar 3.7 Diagaram blok Branch Metric [14].
Kedua data akan masuk ke dalam proses perhitungan Path Metric. Path Metric menggunakan metode Add-Compare Select ACS. ACS digunakan
secara berulang pada pengawasandi yang bertujuan untuk menghitung Branch Metric yang baru dan memperbaharui elemen-elemen memori dengan
Branch Metric paling sedikit. Gambar 3.7 menunjukkan diagram blok dari Add-Compare Select.
Gambar 3.8 Diagaram blok Add-Compare Select [14].
Ketiga data akan masuk ke dalam proses Traceback. Konsep Traceback yang dikembangkan dalam penelitian ini adalah sebagai berikut:
1. Register Path Metric akan menghitung Path Metric di setiap state hingga
data ke-n. 2.
Selanjutnya nilai Path Metric yang terdapat pada setiap state akan dibandingkan dan diambil nilai minimal.
3. Nilai minimal ini selanjutnya akan dikirimkan ke blok kontrol beserta
informasi nilai minimal yang dicapai pada state. 4.
Setelah seluruh isi register path storage terisi, pada register ke-n, bedasarkan informasi yang dikirim dari register Path Metric, blok kontrol
akan mengirimkan informasi state yang memiliki nilai Path Metric minimal.
5. State ini pada register ke-n akan menjadi titik awal Traceback.
6. Jika bernilai path storage bernilai ‘0’, maka state sebelumnya berasal dari
jalur state yang lebih tinggi, sedangkan jika bernilai ‘1’, maka state sebelumnya berasal dari jalur state yang lebih rendah.
7. Setelah identifikasi state asal diperoleh, nilai kode informasi adalah nilai
LSB dari konversi nilai state pada basis binernya.
3.2.5 Perancangan Input Data
