8.4.1.2. Data Direction for Register Port A DDRA
Gambar 8.07 Data Penunjuk IO Register PORTA 1 = Pin yang dimaksud akan dikonfigurasi sebagai keluaran
0 = Pin yang dimaksud akan dikonfigurasi sebagai masukan
8.4.2. Port B PORTB
Pada mode operasi single-chip, semua pin pada port B hanya dapat digunakan sebagai keluaran. Pada mode operasi expanded-
nonmultiplexed, semua pin port B berfungsi sebagai saluran alamat orde tinggi A15-A8.
Gambar 8.08 Register PORTB
8.4.3. Port C
Pada mode operasi single-chip, port C adalah 8 bit digital IO port untuk penggunaan umum dengan data register PORTC dan data direction
register DDRC. Pada mode operasi expanded-nonmultiplexed, port C berfungsi sebagai saluran data D7-D0 dua arah yang dikontrol oleh
signal R
W
. 8.4.3.1.
Data Register Port C PORTC
Gambar 8.09 Register PORTC
Port C dapat dibaca kapan saja dan ketika sebagai keluaran, data yang telah dikeluarkan ke port C akan disimpan dalam internal latch.
8.4.3.2. Data Direction for Register Port C DDRC
Gambar 8.10 Data Penunjuk IO Register PORTC 1 = Pin yang dimaksud akan dikonfigurasi sebagai keluaran
0 = Pin yang dimaksud akan dikonfigurasi sebagai masukan
8.4.4. Port D
Port D adalah 6 bit digital IO port untuk penggunaan umum dengan data register PORTD dan data direction register DDRD. Pada semua mode
operasi, enam bit port D D5-D0 selain dapat dipergunakan sebagai IO dapat pula menjadi subsystem SCI dan SPI.
8.4.4.1. Data Register Port D PORTD
Gambar 8.11 Register PORTD Port D dapat dibaca kapan saja dan ketika sebagai keluaran, data yang
telah dikeluarkan ke port D akan disimpan dalam internal latch.
8.4.4.2. Data Direction for Register Port D DDRD
Gambar 8.11 Data Penunjuk IO Register PORTD Ketika port D dipergunakan sebagai IO, maka kontrol untuk DDRD
adalah sebagai berikut :
1 = Pin yang dimaksud akan dikonfigurasi sebagai keluaran 0 = Pin yang dimaksud akan dikonfigurasi sebagai masukan
Ketika port D difungsikan sebagai subsystem SPI, bit 5 berfungsi sebagai masukan slave select
SS
. Pada mode slave SPI, DDD5 tidak memiliki arti tidak berpengaruh.
Sedangkan pada mode master SPI, DDD5 dapat diatur sebagai beikut : 1 = Port D bit 5 dikonfigurasi sebagai general-purpose output line
0 = Port D bit 5 dikonfigurasi sebagai masukan untuk medeteksi
kesalahan pada SPI
8.4.5. Port E
Pada semua mode operasi, Port E dapat dipergunakan sebagai masukan 8 bit digital general-purpose E7-E0 atau sebagai masukan 8 kanal
analog AN0-AN7.
Gambar 8.12 Register PORTE
8.4.6. Port F PORTF
Pada mode operasi single-chip, semua pin pada port F hanya dapat digunakan sebagai keluaran. Pada mode operasi expanded-
nonmultiplexed, semua pin port F berfungsi sebagai saluran alamat orde rendah A7-A0.
Gambar 8.13 Register PORTF
8.4.7. Port G PORT G
Port G adalah 8 bit digital IO port untuk penggunaan umum dengan data register PORTG dan data direction register DDRG.
8.4.7.1. Data Register Port G PORTG
Gambar 8.14 Register PORTG Port G dapat dibaca kapan saja dan ketika sebagai keluaran, data yang
telah dikeluarkan ke port G akan disimpan dalam internal latch.
8.4.7.2. Data Direction for Register Port G DDRG
Gambar 8.15 Register PORTG 1 = Pin yang dimaksud akan dikonfigurasi sebagai keluaran
0 = Pin yang dimaksud akan dikonfigurasi sebagai masukan
8.5. Chip Selects
Fungsi dari chip select ini adalah untuk mengeliminasi kebutuhan akan tambahan komponen external dan mengantarmukai dengan perangkat
perangkat pada mode operasi expanded-nonmultliplexed, seperti misalnya factor polaritas, ukuran blok alamat dan clock stretching
dikontrol menngunakan register chip select. Ada empat programmable chip select pada MC68HC11F1 yang dapat
kita di-enablel-kan melalui chip-select control register SCCTL dan didesain supaya tidak terjadi konflik antar memori internal. Keempat chip
select tersebut yaitu :
• Dua external IO CSIO1 dan CSIO2
• Satu external program space
CSPROG
• Satu general-purpose chip select
8.5.1. Programmable Chip Select
CSPROG
External program space chip select ini mulai pada akhir dari alamat memory dan berlanjut maju sampai pada awal memeori dalam hitungan
pangkat dua, dari 8K sampai 64K. Chip select ini aktif low dan aktif hanya selama waktu alamat yang valid.
CSPROG
dapat dienablekan melalui bit PCSEN pada chip-select control register CSCTL dan besarnya blok
alamat diatur melalui bit PSIZA dan PSIZB dari register CSCTL. Sedangkan prioritas dikontrol oleh bit GCSPR.
8.5.2. IO Chip Selects CSIO1 dan CSIO2
Chip select ini untuk memilih external device. Alamat-alamat blok diatur pada peta memory sebesar kelipatan 4 K. CSI1 memetakan memory
mulai alamat 1060 sampai 17FF dan CSIO2 memetakan memory mulai alamat 1800 sampai dengan 1FFF dimana angka “1” adalah karakter
yang mewakili nilai orde tinggi nible dari alamat blok register. Enable dan polaritas CSIO1 dan CSIO2 dikontrol oleh register CSCTL pada bit
IO1EN, IO1PL, IO2EN dan IO2PL. Bit IO1AV dan IO2AV pada register CSGSIZ menentukan chip select
mana yang valid selama waktu alamat atau E-clock yang valid.
8.5.3. Chip-Select Control Register CSCTL
Gambar 8.16 CSCTL Register IO1EN Enable for IO Chip-Select 1
1 = Chip select is enabled 0 = Chip select is disabled
IO1PL Polarity select for IO Chip-Select 1 1 = Chip select is active high
0 = Chip select is active low IO2EN Enable for IO Chip-Select 2
1 = Chip select is enabled 0 = Chip select is disabled
IO2PL Polarity select for IO Chip-Select 2 1 = Chip select is active high
0 = Chip select is active low
Kategori