b. UL Assembler
UL Assemblerberfungsi untuk mencari antrian di MSS yang akan diblokir danmembuat burst data yang sesuai kedalam slot yang diberikan. Fungsi blokir
yang lain sama seperti pada base station.
2.2.2.3 PacketFlows
Packet flows merupakan jalur paket yang terjadi pada proses pengiriman
dan penerima dari mobile ke base station atau sebaliknya. Ada beberapa packet flow
pada proses pengiriman dan penerimaan data diantaranya seperti Regular DL datapacket flow
,Regular UL Data Packet Flowdan lainnya [2]. a.
Regular DL data packet flow
Suatu proses packet flow yang biasa terjadi pada downlink yaitu pengiriman paket dari base station ke mobile. Paket pertama kali masuk dari higher layerBase
station menuju flow classifier untuk mengatur arah paket yang akan dikirim ke
dalam antrian scheduler. Pada bagian scheduler ini terdapat bagian DL ARQHARQ untuk menjaga banyaknya informasi yang masuk dan bagian
uplinkdownlink Scheduler API yang mengatur jadwal paket saat hendak dikirim
ke bagian DL Frame Assembler. Pada bagian DL Frame Assembler ini berfungsi untuk mengkombinasikan paket ke bentuk sebuah frame dan menambahkan
informasi seperti DL dan UL maps didalamnya. Kemudian paket dikirimkan oleh Tx PHY Module melalui saluran nirkabel menuju Rx PHY Module. Setelah paket
diterima pada Rx PHY Module, maka selanjutnya paket dikirim ke Packet Parser untuk mengklasifikasikan paket yang masuk berdasarkan jenis header paket.
Setelah itu menuju ke UL ARQ Module untuk mengelola paket yang diterima
Universitas Sumatera Utara
rusak seluruhnya atau sebagian. Apabila ada yang rusak maka paket dikirim kembali kebagian scheduler untuk dikelola kembali. Apabila tidak ada yang rusak
maka paket dikirimkan langsung menuju higher layerpada mobile subscriber station. Regular
DL data packet flowdiperlihatkan pada Gambar 2.3.
b. Regular UL Data Packet Flow
Suatu proses packet flow yang biasa terjadi pada uplink yaitu pengiriman paket dari mobile subscriber station ke base station. Setelah paket dari base
station diterima oleh mobile subscriber station pada Rx PHY Module, maka
selanjutnya paket dikirim ke Packet Parser untuk mengklasifikasikan paket yang masuk berdasarkan jenis header paket. Setelah itu menuju ke DL ARQ Module
untuk mengelola paket yang diterima rusak seluruhnya atau sebagian. Apabila ada yang rusak maka paket dikirim kembali kebagian scheduler untuk dikelola
kembali. Apabila tidak ada yang rusak maka paket dikirimkan langsung menuju higher layer.
Kemudian paket tersebut diterima dan dikirimkan melalui higher layer
menuju flow classifier untuk mengatur arah paket yang akan dikirim ke dalam antrian scheduler. Pada bagian scheduler ini terdapat bagian DL
Gambar 2.3
.Regular DL data packet flow
Universitas Sumatera Utara
ARQHARQ untuk menjaga banyaknya informasi yang masuk dan bagian Uplink Scheduler
API yang mengatur jadwal paket saat hendak dikirim ke bagian UL Assembler
. Pada bagian UL Assembler ini berfungsi untuk mencari antrian di MSS yang akan diblokir. Kemudian paket dikirimkan oleh Tx PHY Module
melalui saluran nirkabel menuju Rx PHY Modulepada base station. Regular UL data packet flow
diperlihatkan pada Gambar 2.4.
Gambar 2.4 . Regular UL data packet flow
2.3 Network Simulator NS-2
