Arsitektur ATmega8535 Peta Memori ATmega8535

Bit-bit ini bertugas mengendalikan sifat pin OC 1 A atau OC 1 B yang berhubungan dengan mode operasi yang digunakan. Tabel 2.5. Mode normal dan CTC [2] COM1A1 COM1B1 COM1A0 COM1B0 Keterangan Tidak dihubungkan dengan pin OC1A OC1B 1 Toggle pin OC1A OC1B saat compare match 1 Clear pin OC1A OC1B saat compare match 1 1 Set pin OC1A OC1B saat compare match Tabel 2.6. Mode fast PWM [2] COM1A1 COM1B1 COM1A0 COM1B0 Keterangan Tidak dihubungkan dengan pin OC1A OC1B 1 WGM13:0=15; toggle pin OC1A pada saat compare match , pin OC1B tidak dihubungkan, untuk setting WGM13:0 yang lain pin OC1A OC1B tidak dihubungkan 1 Clear pin OC1A OC1B saat compare match, set pin OC1A OC1B pada saat BOTTOM noninverting 1 1 Set pin OC1A OC1B saat compare match, clear OC1A OC1B pada saat BOTTOM inverting Tabel 2.7. Mode Phase Correct dan Phase Frekuensi Correct PWM [2] COM1A1 COM1B1 COM1A0 COM1B0 Keterangan Tidak dihubungkan dengan pin OC1A OC1B 1 WGM13:0=9 atau 14; toggle pin OC1A pada saat compare match , pin OC1B tidak dihubungkan, untuk setting WGM13:0 yang lain pin OC1A OC1B tidak dihubungkan 1 Clear OC1A OC1B saat compare match ketika counting -up, set pin OC1A OC1B saat compare match ketika counting-down noninverting 1 1 Set pin OC1A OC1B saat compare match ketika counting -up, clear pin OC1A OC1B saat compare match ketika counting-down inverting Bit 3 – FOC 1 A: Force Output Compare for channel A Bit 2 – FOC 1 B: Force Output Compare for channel B Bit – FOC 1 AFOC 1 B hanya dapat digunakan ketika menggunakan mode operasi non- PWM. Jika bit-bit ini di-set, maka akan memaksa terjadinya compare match. Bit 1:0 – WGM11:0: Waveform Generator Mode Kedua bit ini bersamaan dengan bit WGM13:12 dalam register TCCR 1 B berguna untuk memilih mode operasi yang akan kita gunakan [2]. Tabel 2.8. Mode operasi [2] 2. TimerCounter1 Control RegisterB – TCCR 1 B Tabel 2.9. Register TCCR 1 B [2] Bit 7 6 5 4 3 2 1 ICNC1 ICES1 - WGM13 WGM12 CS12 CS11 CS10 TCCR1B ReadWrite RW RW R RW RW RW RW RW Initial Value Bit 7 – INC 1 : Input Capture Noise Canceler Penge-set-an bit ini akan mengaktifkan Input Capture Noise Canceler pada saat menggunakan mode normal yang capture event [2]. Di mana noise canceler akan menyaring triger yang masuk ke pin ICP 1 akan disaring selama 4 siklus clock, jika selama 4 siklus clock tersebut trigernya berubah, maka akan diabaikan. Bit 6 – ICES 1 : Input Capture Edge Select Bit ini mendefinisikan triger yang masuk ke pin ICP 1 PB yang digunakan untuk menangkap kejadian capture event. Jika ICES 1 =0, maka falling edge perpindahan dari 1 ke 0 digunakan sebagai triger dan jika ICES 1 =1, maka rising edge perpindahan dari 0 ke 1 digunakan sebagai triger. Ketika ada triger pada pin ICP 1 PB , maka secara otomatis oleh CPU isi register pencacah TCNT 1 akan disalin ke register penangkap ICR 1 dan juga berkebalikan pada flag status ICF 1 yang digunakan untuk interupsi capture event. Bit 5 – Reserved Bit Tidak digunakan Bit 4:3 – WGM13:2: Waveform Generator Mode Lihat tabel Mode Operasi. Bit 2:0 – CS12:0: Clock Select Bit-bit ini bertugas untuk memilihmendefinisikanprescaler pulsaclock yang masuk ke dalam register TCNT 1 . Tabel 2.10. Prescaler timercounter1 [2] CS02 CS01 CS00 Keterangan Stop berhenti 1 Clk sama dengan clock cpu 1 Clk8 1 clk timercounter1 = 8 clk cpu 1 1 Clk64 1 clk timercounter1 = 64 clk cpu 1 Clk256 1 clk timercounter1 = 256 clk cpu 1 1 Clk1024 1 clk timercounter1 = 1024 clk cpu 1 1 Clk eksternal dari pin T1 pada kondisi falling edge 1 1 1 Clk eksternal dari pin T1 pada kondisi rising edge 3. Output Compare Register 1A – OCR 1 AH and OCR 1 AL Tabel 2.11. Register 1A [2] Bit 7 6 5 4 3 2 1 OCR 1 A[15:8] OCR 1 AH OCR 1 A[7:0] OCR 1 AL ReadWrite RW RW RW RW RW RW RW RW Initial Value 4. Output Compare Register 1B – OCR 1 BH and OCR 1 BL Tabel 2.12. Register 1B [2] Bit 7 6 5 4 3 2 1 OCR 1 B[15:8] OCR 1 BH OCR 1 B[7:0] OCR 1 BL ReadWrite RW RW RW RW RW RW RW RW Initial Value Register ini bertugas sebagai register pembanding yang bisa kita tentukan besarnya sesuai dengan kebutuhan [2]. Dalam praktiknya pada saat TCNT 1 TCNT 1 H:TCNT 1 L mencacah maka otomatis oleh CPU akan dibandingkan dengan isi OCR 1 OCR 1 H:OCR 1 L secara kontinyu dan jika isi TCNT 1 sama dengan isi OCR 1 maka akan terjadi compare match yang dapat dimanfaatkan untuk mode CTC dan PWM. 5. Input Capture Register 1 –ICR 1 H and ICR 1 L Tabel 2.13. Register 1 [2] Bit 7 6 5 4 3 2 1 ICR 1 [15:8] ICR 1 H ICR 1 [7:0] ICR 1 L ReadWrite RW RW RW RW RW RW RW RW Initial Value Register ICR 1 ICR 1 H:ICR 1 L akan selau diperbarui dengan isi register pencacah TCNT 1 pada saat tersebut sewaktu terjadi triger capture event pada pin ICP 1 [2]. Register ICR 1 juga mempunyai fungsi lain untuk mendefinisikan TOP value pada mode tertentu lihat tabel mode operasi. 6. TimerCounter Interrupt Mask Register – TIMSK Tabel 2.14. Register TIMSK [2] Bit 7 6 5 4 3 2 1 OCIE2 TOIE2 TICIE1 OCIE1A OCIE1B TOIE1 - TOIE0 TIMSK ReadWrite RW RW RW RW RW RW R RW Initial Value Bit 5 – TICIE 1 : TC 1 , Input Capture Interrupt Enable Bit ini berguna untuk meng-aktif-kan interupsi input capture penangkap kejadian pada pin ICP 1 PB ketika bit di-set [2]. Bit 4 – OCIE 1 A: TC 1 , Output Compare A Match Interrupt Enable Bit ini berguna untuk meng-aktif-kan interupsi Output Compare A Match ketika bit ini di-set. Bit 3 – OCIE 1 B: TC 1 , Output Compare B Match Interrupt Enable