3.5 Model Kendali Daya
Model kendali daya yang digunakan pada Tugas Akhir ini adalah kendali daya close-loop pada reverse link. Algoritma yang digunakan pada kendali daya ini
adalah dengan fixed step logic dimana kendali daya akan berubah sebesar 1 dB. Adapun flow chart model kendali daya ini ditunjukkan pada Gambar 3.6.
Daya taget pada model ini sebesar -30 dB atau 1 mW. Bit PCC yang dihasilkan adalah bit 1 untuk menaikkan daya sebesar 1 dB dan bit 0 untuk
menurunkan daya sebesar 1 dB. Pada kondisi awal MS akan memancarkan daya sebesar -7 dB. Delay kendali
daya adalah sebesar 1,25 ms. Dengan kata lain bahwa kuat daya pada kondisi awal ini akan berubah setelah 1,25 ms. Maka dengan kendali daya ini, daya pancar MS
dinyatakan persamaan 3.4.
…................................... 3.4
dimana : P
T
adalah daya pancar MS adalah daya pancar MS sebelumnya
ΔP adalah besar penambahan daya step-size logic
Gambar 3.5 menunjukkan model simulink close-loop power controller. Daya yang diterima akan diukur oleh blok variance yang kemudian dikonversikan kedalam
satuan dB. Kemudian bit PCC akan dibangkitkan untuk memerintahkan agar daya dinaikkan atau diturunkan sehingga menghasilkan daya yang diinginkan untuk
menghadapi fading pada kanal. Untuk penjelasan selengkapnya dapat dilihat pada lampiran 3.
42
P P
P
T T
∆ +
=
− 1
Universitas Sumatera Utara
G am
b a
r 3.5 M
ode
l Si m
ul ink
C los
e-L oop P
ow er
C ont
rol le
r 43
1 P o w e r
d B
Z e r o - O r d e r H o l d
V a r V a r i a n c e
R e b u f f e r
u 1 i f u 1 = = 0
e l s e
P C C B i t D e s i c i o n
u 1 i f u 1 = - 5 0
e l s e
P C C B i t B u i l d e r
e l s e { } O u t 2
P C C B i t = 1
i f { } O u t 1
P C C B i t = 0
M e r g e M e r g e 1
M e r g e M e r g e
M e m o r y 1
I n i t i a l C o n d i t i o n
e l s e { } I n 1
O u t 2
I n c r e a s e P o w e r 1
G a i n
i f { } I n 1
O u t 1
D e c r e a s e P o w e r
1 R a k e I n
U n
iv e
r s
ita s
Su m
a
te r
a U
ta r
a
3.6 Pelaksanaan Simulasi
Kategori