Bus KOMPUTER TERAPAN SEMESTER 1

BAB XI

11.1 Kegiatan Belajar 11 : Kinerja IO Bus

11.1.1 Tujuan Pembelajaran

Setelah mengikuti kegiatan belajar satu ini siswa diharapkan dapat memahami kinerja bus input dan output.

11.1.2 Uraian Materi

1. Bus

Komputer tersusun atas beberapa komponen penting seperti CPU, memori, perangkat IO dimana setiap komponen saling berhubungan untuk membentuk kesatuan fungsi. Prosesor, memori, dan perangkat IO dapat diinterkoneksikan dengan rnenggunakan bus bersama yang fungsi utamanya adalah menyediakan jalur komunikasi untuk transfer data. Bus tersebut menyertakan jalur yang diperlukan untuk mendukung interrupt dan arbitration. Protokol bus adalah set aturan yang mengatur cara kerja berbagai perangkat yang terhubung ke bus yaitu kapan harus meletakkan informasi ke dalam bus, menyatakan sinyal kontrol, dan lain sebagainya. Sistem bus adalah penghubung bagi keseluruhan komponen komputer dalam menjalankan tugasnya, transfer data antar komponen komputer sangatlah mendominasi kerja suatu komputer. Data atau program yang tersimpan dalam memori dapat diakses dan dieksekusi CPU melalui perantara bus. Kecepatan komponen penyusun komputer tidak akan berarti kalau tidak diimbangi kecepatan dan manajemen bus yang baik. Untuk melakukan pekerjaan secara paralel dan program dijalankan secara multitasking menuntut sistem bus tidak hanya lebar tapi juga cepat. Jalur bus yang digunakan untuk mentransfer data dapat dikelompokkan rnenjadi tiga tipe yaitu jalur data, alamat, dan kontrol. Sinyal kontrol bus membawa informasi timing dan menetapkan waktu kapan prosesor dan perangkat IO dapat meletakkan data pada bus atau menerima data dari bus. Dalam tiap operasi transfer data, satu perangkat memainkan peranan sebagai perangkat master dan merupakan perangkat yang menginisiasi transfer data dengan mengeluarkan perintah baca atau tulis sehingga perangkat ini dapat disebut initiator sementara perangkat yang dituju oleh master disebut sebagai slave atau target. Secara umum klasifikasi transfer data melalui bus dapat diklasifikasikan menjadi skema synchronous dan asynchronous. 1 Synchronous Bus Dalam synchronous bus, semua perangkat mendapatkan informasi timing dari jalur clock bersama. Pulsa yang berjarak setara pada jalur ini mendefinisikan interval waktu yang setara, dalam bentuk yang paling sederhana suatu synchronous bus tiap interval ini merupakan suatu bus cycle dimana terjadi satu transfer data. 2 Asynchronous Bus Skema alternatif untuk mengontrol transfer data pada bus berdasarkan pada penggunaan handshake antara master dan slave. Keuntungan utama bus asynchronous adalah proses handshake menghilangkan kebutuhan sinkronisasi clock sender dan receiver, sehingga menyederhanakan desain timing.

2. Struktur Bus