Rf
Vo Ri
Vi
Input
Vo = -
Vidt
RiCf Vi
Ri RF
1
Gambar 2.8. Alat Kontrol Tipe Proporsional Integral
II.2.Rangkaian Logika
Harga pengubah variabel logika, pada dasarnya hanya dua, yaitu benar true atau salah false. Dalam persamaan logika, umumnya simbol 1 dipakai untuk
menyatakan benar dan simbol 0 dipakai untuk menyatakan salah. Dengan memakai simbol ini, maka keadaan suatu logika hanya mempunyai dua kemungkinan, 1 dan 0.
Kalau tidak 1, maka keadaan itu harus 0 dan kalau tidak 0 maka keadaan itu harus 1
II.2.1 Gerbang Logika OR
Gerbang Logika OR adalah suatu rangkaian Logika dasar yang menyatakan bahwa outputnya akan mempunyai Logika “1” atau semuanya mempunyai logika “1”.
Dalam aljabar Boole, operasi yang dilakukan oleh gerbang OR disimbolkan dengan operator “ +” dan dibaca OR atau “ ATAU “. Kalau INPUT kita beri tanda A,B dan C
Universitas Sumatera Utara
untuk outputnya diberi tanda Q, maka symbol dari kalimat di atas menurut Aljabar Boole dapat dinyatakan seperti pada gambar,sedangkan dalam bentuk matematikanya
dapat dikatakan bahwa Logika outputnya sama dengan jumlah Logika input-inputnya.
Q=A+B+C…………………………….2-1
Umumnya Gate : Logika ini dapat digambarkan dalam bentuk dua cara, yaitu masing- masing menurut InggrisEropa dan menurut Amerika Gambar 2.1 menunjukkan
symbol dari Or Gate beserta Truth Table-nya Tabel Kebenarannya.
Simbol menurut Simbol menurut InggrisEropa Amerka
B A
inputnya inputnya
B A
Q
outputnya
Q
outputnya
a Tabel II-1 Truth Table OR Gate
A B Q
Universitas Sumatera Utara
1 1
1
1 1
1 1
b Gambar 2.1 a Simbol OR Gate dan ,b. Truth Tabelnya
Dengan mengambil contoh kalimat yang sangat sederhana itu, maka kita dapat membuat Truth Tabelnya serta symbol yang mempunyai 3 input seperti Gambar 2-2
berikut ini. Tabel II-2. Truth Table Or Gate A B C D
1
1 1
1 1
1 1
1 1
1
1 1
1 1
1 1
1 1
1
Q C
B A
Inputnya
Outputnya
a b
Tabel Gambar 2.2. a. OR Gate dan b. Truth Tabelnya
II.2.2. And Gate
And Gate adalah suatu rangkaian Logika dimana outputnya akan mempunyai Logika “1” bila semua input-inputnya diberi Logika “1”. Jika salah satunya diberi
Universitas Sumatera Utara
Logika “0” nol, walaupun input lainnya “1” maka outputnya akan mempunyai Logika “0” nol.
Dalam prakteknya pemberian Logika “1” pada input dilakukan dengan memberi tegangan +5 V melalui sebuah tahanan R dan pemberian Logika “0” nol dengan
menghubungkan ketanah atau melalui tahanan. Sedangkan pada output keadaan Logika “1” berarti ada tegangan atau 0nol Volt. Secara matematiknya dapat
dikatakan bahwa Logika outputnya adalah merupakan perkalian Logika input- inputnya.
Dengan mengingat bahwa output hanya ada jika seluruh dari inputnya ada, maka kita dapat membentuk Truth Table-nya. Dibawah ini diberikan 2 contoh dari Truth
Table untuk And Gate dengan 2 dan 3 input lihat Gambar 2.3.
a
Tabel II-4 And Gate 3 Input Tabel II-3 And Gate 2 Input
Universitas Sumatera Utara
b
A B C Q
1
1 1
1 1
1 1
1 1
1
1 1
1
A B Q
1 1
1
1 1
Gambar 2.3 a. Simbol And Gate dan b. Truth Tablenya.
II.2.3. Not Circuit atau Inverter
