akan berfungsi sebagai penyeimbang sifat induktif. Kapasitas kapasitor diproduksi dalam berbagai kapasitas mulai dari ukuran 5 kVAR sampai 60 kVAR dengan interval
tegangan kerja 230 V sampai 525 Volt tergantung nilai kapasitansi yang diperlukan. Kapasitor Bank terdiri dari beberapa kapasitor yang disambung secara paralel untuk
mendapatkan kapasitas kapasitif tertentu. Besaran kapasitas kapasitor bank yang sering dipakai adalah kVAR Kilovolt ampere reaktif meskipun didalamnya
tercantum besaran kapasitansi yaitu Farad. Kapasitor ini mempunyai sifat listrik yang kapasitif leading. Sehingga mempunyai sifat mengurangi terhadap sifat induktif
lagging. Sehingga dapat dikatakan dalam perbaikan faktor daya untuk arus ac dengan beban bersifat induktif, digunakan kapasitor daya atau kapasitor bank untuk
arus ac.
2.4.2 Rangkaian Kapasitor
Untuk mendapatkan nilai kapasitor yang dibutuhkan, kapasitor tetap dapat disusun secara seri atau paralel.
Kapasitor yang terhubung secara seri akan mengakibatkan nilai kapasitansi total semakin kecil. Di bawah ini contoh kapasitor yang dirangkai secara seri.
Gambar 2.8 Rangkaian kapasitor secara seri.
Pada rangkaian kapasitor yang dirangkai secara seri berlaku rumus :
B C
3D34E
=
B C
F
G
B C
=
G
B C
H
2.15 atau:
I
JKJLM
=
C
F
×C
=
×C
H
C
F
×C
=
NC
=
×C
H
NC
H
×C
F
2.16
Universitas Sumatera Utara
kapasitansi pengganti semakin besar. Di bawah ini contoh kapasitor yang dirangkai secara paralel.
Gambar 2.9 Rangkaian kapasitor secara paralel.
Pada rangkaian kapasitor yang dirangkai secara seri berlaku rumus: I
JKJLM
= I
B
G I G I
O
2.17
2.4.3 Prinsip Perbaikan Faktor Daya cos
φφφφ Perhitungan nilai kapasitor digunakan untuk setiap beban yang terpasang pada sistem,
sehingga dapat memperbaiki faktor daya PF dengan maksimal. Dalam menentukan kapasitansi kapasitor bank dilakukan terlebih dahulu perhitungan daya reaktif
kompensator Qc. Daya reaktif kompensator dibagi dengan banyaknya step VAR kompensator. Daya reaktif kompensator tiap step VAR kompensator digunakan untuk
perhitungan kapasitansi kapasitor bank tiap step VAR kompensator. Dengan demikian akan didapatkan kapasitansi kapasitor untuk tiap step VAR kompensator yang
digunakan.
Pada prinsipnya, dalam perbaikan PF agar nilai PF ≈ 1, sebuah kapasitor daya ac kapasitor bank harus mempunyai nilai daya reaktif kompensator Qc yang sama
dengan nilai daya reaktif Q dari sistem yang akan diperbaiki faktor dayanya, atau dapat ditulis dengan:
Q
c
= Q 2.18
Untuk menentukan daya reaktif kompensator Q
c
:
Universitas Sumatera Utara
= ∙
2.19
Maka: =
2 Q
=
;∙R Q
=
S=
Q Q
=
;
=
9
2.20 Jadi daya reaktif kompensator dalam beban yang bersifat reaktansi,
+
T
=
;
=
UT
2.21 Untuk menghitung daya reaktif kompensator yang dibutuhkan terhadap perubahan
daya reaktif yang diinginkan, digunakan persamaan: +
T
= +
B
V + 2.22
Jika keadaan ini dipenuhi, kapasitor bank akan memperbaiki faktor daya menjadi bernilai maksimum cos
φ = 1. Besarnya nilai daya Q
c
kapasitor bank yang diperlukan untukmengubah faktor daya dari cos
φ
1
menjadi cos
φ
2
dapat ditentukan dengan:
+
T
= tan φ
B
V tan φ
2.23 Dimana:
Q
c
= daya reaktif kapasitor VAR P = daya nyata Watt
φ
1
= sudut fase sebelum perbaikan φ
2
= sudut fase seteleah perbaikan
Gambar 2.10 Prinsip Perbaikan Faktor Daya
Universitas Sumatera Utara
nilai sudut φ
2
yang diinginkan dapat ditentukan dengan: Dari persamaan:
W
T
=
B XYC
2.24 atau sama dengan,
W
T
=
B
ω
C
2.25 Sehingga dari persamaan 2.21:
+
T
=
B
ω
C
+
T
ωI =
Maka nilai kapasitor yang dibutuhkan sebagai daya reaktif kapasitif adalah: I =
Z
[
;
=
ω
2.26 Dari persamaan 2.20 maka untuk menentukan nilai kapasistansi kompensator dapat
ditulis menjadi: I =
Z ;
=
ω
2.27 Dimana:
C = nilai kapasitansi kapasitor Farad Q
c
= daya reaktif kapasitor VAR V = Tegangan Volt
ω = 2πf
Universitas Sumatera Utara
Mikrokontroler AVR Alf and Vegard’s Risc processor dari Atmel ini menggunakan arsitektur RISC Reduced Instruction Set Computer yang artinya prosesor tersebut
memiliki set instruksi program yang lebih sedikit dibandingkan dengan MCS-51 yang menerapkan arsitektur CISC Complex Instruction Set Computer.
Hampir semua instruksi prosesor RISC adalah instruksi dasar belum tentu sederhana, sehingga instruksi-instruksi ini umumnya hanya memerlukan 1 siklus
mesin untuk menjalankannya. Kecuali instruksi percabangan yang membutuhkan 2 siklus mesin. RISC biasanya dibuat dengan arsitektur Harvard, karena arsitektur ini
yang memungkinkan untuk membuat eksekusi instruksi selesai dikerjakan dalam satu atau dua siklus mesin, sehingga akan semakin cepat dan handal. Proses downloading
programnya relatif lebih mudah karena dapat dilakukan langsung pada sistemnya. Sekarang ini, AVR dapat dikelompokkan menjadi 6 kelas, yaitu keluarga ATiny,
keluarga AT90Sxx, keluarga ATMega, keluarga AT90CAN, keluarga AT90PWM dan AT86RFxx. Pada dasarnya yang membedakan masing-masing kelas adalah memori,
peripheral, dan fungsinya, sedangkan dari segi arsitektur dan instruksi yang digunakan, mereka hampir sama. Sebagai pengendali utama dalam pembuatan robot
ini, digunakan salah satu produk ATMEL dari keluarga ATMega yaitu ATMega8535.
2.5.1 Arsitektur ATMega8535
