4
input penyearah satu fasa full bridge untuk mereduksi harmonisa yang dihasilkan oleh
penyearah tersebut. Melalui tesis ini diperlihatkan bagaimana kerja filter pasif RLC pada
penyearah satu fasa full bridge dengan menggunakan: 1. kapasitor perata yang dipasang secara paralel dengan beban R Resistor dan
2. kapasitor perata yang dipasang secara paralel dengan beban RL Resistor-
Induktor Seri.
1.2 Perumusan Masalah
Dari uraian Latar Belakang Masalah, dirumuskan masalah sebagai berikut: 1. Penyearah satu fasa full bridge menggunakan kapasitor perata dengan beban
resistor ataupun induktor akan menghasilkan arus harmonisa pada sisi input penyearah. Berdasarkan percobaan sebelumnya diketahui THD arus input
dapat mencapai 169 dengan PF sebesar 0,407. 2. Distorsi harmonisa yang terjadi melebihi standar IEC-1000-3-2 atau EN-
61000-3-2, maka distorsi tersebut harus dikurangi agar tidak mempengaruhi kualitas daya pada sumber AC yang menjadi input dari penyearah.
3. Untuk mereduksi harmonisa pada sisi input penyearah satu fasa full bridge dapat digunakan filter pasif RLC pada sisi input penyearah tersebut.
1.3 Batasan Masalah
Sehubungan dengan banyaknya perhitungan dan teknik yang dapat digunakan untuk mereduksi harmonisa pada penyearah satu fasa full bridge, maka untuk
mempermudah pembahasan dalam tesis ini, perlu dibuat batasan sebagai berikut:
Universita Sumatera Utara
5
1. Penyearah satu fasa full bridge tidak menggunakan trafo step down, langsung terhubung ke sumber AC.
2. Analisa harmonisa pada sisi input penyearah satu fasa full bridge. 3. Tidak membahas kualitas output dari penyearah.
4. Filter yang digunakan adalah filter pasif RLC dengan teknik band pass filter. 5. Beban penyearah satu fasa full bridge yang digunakan adalah:
a. Penyearah satu fasa full bridge dengan beban R. b. Penyearah satu fasa full bridge dengan beban RL Seri.
1.4 Tujuan Penelitian
Penelitian ini bertujuan untuk mengetahui bagaimana merancang dan menganalisis teknik band pass pada filter pasif RLC dalam mengurangi harmonisa
pada sisi input penyearah satu fasa full bridge.
1.5 Manfaat Penelitian
1. Melalui penelitian ini diharapkan dapat memberikan kontribusi dalam mengurangi harmonisa pada jaringan listrik AC satu fasa akibat pemakaian
penyearah satu fasa full bridge. 2. Melalui simulasi pemasangan filter pasif RLC pada sisi input penyearah satu
fasa full bridge, para engineer dapat mengetahui besar nilai R, L dan C yang efektif dari filter pasif RLC dalam mereduksi harmonisa pada sisi input
penyearah satu fasa full bridge.
Universita Sumatera Utara
6
BAB 2 TINJAUAN PUSTAKA
