Karakteristik Lapisan Tipis CdS Karakteristik I-V Sensor FET

8 dihasilkan. Jika deposisi dilakukan selama kurang dari 2 jam maka lapisan yang dihasilkan sangat tipis. Sebaliknya jika deposisi dilakukan selama lebih dari 2 jam maka lapisan yang dihasilkan akan semakin tebal. Lapisan yang tebal tidak cocok digunakan sebagai window layer dalam fotodetektor karena dapat menyebabkan aliran elektron di dalam lapisan tidak tersebar merata. Oleh sebab itu, dalam penelitian ini digunakan pendeposisian selama 2 jam. Berkaitan dengan dua mekanisme yang dijelaskan sebelumnya, jika deposisi dilakukan dalam jangka waktu yang lama maka semakin banyak kluster CdS yang menempel pada permukaan sampel sehingga akan menghasilkan morfologi lapisan yang kurang baik. Pada penelitian ini, suhu deposisi dilakukan pada suhu 70 o C. Jika deposisi dilakukan pada suhu dibawah 70 o C maka butuh waktu yang sangat lama untuk menumbuhkan lapisan pada substrat. Selain itu, lapisan yang dihasilkan akan sangat tipis akibat terbentuknya kluster-kluster pada permukaan sampel. Ketika suhu deposisi dinaikan di atas 100 o C maka lapisan yang dihasilkan tidak merata dan banyak terbentuk koloid pada larutan bath yang kadang menempel pada permukaan lapisan CdS.

4.3 Karakteristik Lapisan Tipis CdS

Secara umum sifat optik bahan semikonduktor CdS dapat diamati dengan menggunakan spektrofotometer UV-VIS yang meliputi absorbansi, transmitansi dan reflektansi. Nilai absorbansi lapisan CdS yang dideposisi dengan suhu 70 o C dan di suhu aneling 200 o C pada beberapa panjang gelombang dapat dilihat pada Gambar 14. Dari Gambar 14, pita absorbansi berada pada panjang gelombang 400-550 nm, hal ini sesuai dengan beberapa literatur yang memperlihatkan bahwa pita absorbansi CdS terjadi pada rentang panjang gelombang 350-550 nm. 26 CdS merupakan material semikonduktor yang memiliki celah energi khas. Pola absorbansi dapat digunakan untuk memperkirakan nilai celah energi E g yang dimiliki oleh sampel CdS berdasarkan persamaan 1 : E g = hcλ edge 1 Keterangan : - E g = energi gap - h = konstanta planck 6,6261x10 -34 Js - c = kecepatan cahaya 3x10 8 ms - λ edge = panjang gelombang tepi absorbs sampel CdS Berdasarkan kurva absorbansi CdS diketahui nilai λ ed sekitar 503 nm sehingga diperoleh nilai celah energi Eg dari CdS sekitar 2.46 eV. Nilai ini sesuai dengan beberapa literatur dengan nilai celah energi CdS sekitar 2.3 – 2.5 eV. Celah energi CdS sangat mempengaruhi sifat konduktivitas listrik CdS. Semakin besar celah energi, maka akan semakin kecil konduktivitas listriknya. Gambar 14 Kurva absorbansi lapisan tipis CdS

4.4 Karakteristik I-V Sensor FET

Karakterisasi I-V sensor FET dilakukan dengan memberikan tegangan bias maju V d-s sambil mengukur arus drain-source I d-s . Gambar 15 memperlihatkan hubungan antara I d-s arus drain-source terhadap V d-s tegangan drain-source dengan memvariasikan Vg tegangan gate yakni 0 V, 2 V, 4 V, 6 V , 8 V, 10 V. Tegangan bias maju V d-s diberikan mulai dari 0 V hingga 10 V. Berdasarkan kurva I-V sensor FET terlihat bahwa tegangan gate yang diberikan mempengaruhi arus drain-source. Tegangan gate yang diberikan yaitu positif karena lapisan aktif CdS merupakan semikonduktor tipe-n. Semakin positif tegangan gate yang diberikan maka semakin kecil nilai resistasi dari CdS sehingga membuat semakin banyak arus drain-source yang dapat dilewatkan. Hal inilah yang menyebabkan rasio antara tegangan dan arus menjadi semakin mengecil. 0.5 1 1.5 400 600 800 A b so rb an si a .u Panjang gelombang nm λ edge 9 Gambar 15 Karakteristik I-V sensor FET Gambar 16 Kurva hubungan I d-s terhadap V g pada V d-s = 10 V Untuk melihat pengaruh tegangan gate V g , maka dibuat kurva hubungan antara arus drain-source I d-s dengan tegangan gate V g pada V d-s = 10 V, seperti ditunjukan pada Gambar 16. Gambar 16 memperlihatkan kurva hubungan antara arus drain-source I d-s dengan tegangan gate V g pada V d-s = 10 V, yang diperoleh dari Gambar 15. Terlihat jelas bahwa tegangan gate berpengaruh terhadap arus drain-source. Semakin besar tegangan gate yang diberikan maka semakin besar pula arus drain-source yang dihasilkan. Pada penelitian ini, tegangan gate yang diberikan kecil. Hal ini bertujuan untuk mencegah terjadinya kebocoran pada lapisan SiO 2 . Apabila telah terjadi kebocoran pada lapisan SiO 2 maka sensor FET tidak bias berfungsi dengan baik.

4.5 Respon sensor FET terhadap Cahaya