Reset Ir. Surya Tarmizi Kasim, M.Si : Anggota Penguji

65

4.6 Reset

Sub-sistem resetakan mengembalikan sistem ke keadaan normal saat transformator yang rusak atau terlepas dari sistem kembali terpasang. Keluaran sub- sistem ini akan bernilai high dalam keadaan normal dan low ketika keadaan reset. Gambar 4.9 menampilkan rangkaian skematik dari sub-sistem reset. Masukan dari sub-sistem resetadalah kondisi transformator T1 dan FAULT. Sub-sistem reset hanya akan berfungsi apabila telah terjadi FAULT sebelumnya dan akan menguji apakah transformator telah tersambung semua. Pengujian dilakukan menggunakan logika OR IC U6:A dan B pada Gambar 4.6 terhadap masukan kondisi transformator. Sebagaimana telah dijelaskan, sinyal kondisi transformator T1 akan bernilai high apabila terdapat transformator yang rusak atau terlepas dari sistem sehingga keluaran gerbang OR akan bernilai high apabila masih ada transformator yang rusak atau terlepas dari sistem, dan akan bernilai low apabila semua transformator telah tersambung kembali. Perubahan dari high ke low akan memicu sebuah monostable multivibrator U7:A. Sebagaimana pada sub-sistem faultdetector, multivibrator ini berfungsi memberi jeda waktu untuk memastikan kondisi reset berlangsung permanen. Jeda waktu yang ditetapkan untuk sub-sistem ini akan sama dengan jeda-waktu untuk sub- sistem faultdetector yaitu sebesar 4 detik, sehingga akan digunakan komponen- komponen R dan C yang bernilai sama pula R 10k dan C.Keluaran dari multivibrator ini akan memicu flip-flop D yang kemudian akan membaca nilai keluaran dari gerbang OR. Universitas Sumatera Utara 66 Gambar 4.9 Rangkaian Skematik Reset Universitas Sumatera Utara 67 Gambar 4.9 Rangkaian Skematik Reset Apabila keluaran gerbang OR masih bernilai low semua transformator telah terpasang semua secara permanen, keluaran dari flip-flop D ini akan memicu sebuah monostable multivibrator lainnya U7:B yang akan membangkitkan sinyal RESET bagi sub-sistem lainnya. Sementara apabila keluaran gerbang OR telah berubah menjadi bernilai high kondisi reset hanya berlangsung sesaat dan masih ada transformator yang rusak atau terlepas dari sistem, tidak ada proses yang dilakukan. Sinyal RESET yang dibangkitkan oleh multivibrator U7:B akan bernilai low untuk rentang waktu tertentu. Tidak seperti multivibrator U7:A, jeda waktu untuk multivibrator U7:B ini hanya berlangsung lebih singkat karena hanya berfungsi membangkitkan sinyal reset bagi IC-IC digital pada bagian-bagian sistem lainnya yang membutuhkan waktu relatif singkat 25 ns untuk 7476 dan 40 ns untuk 74123. Pada rancangan tugas akhir ini, sinyal reset akan dipertahankan selama 1 detik untuk memastikan seluruh sistem telah direset. Untuk membangkitkan sinyal dengan rentang waktu tersebut digunakan R sebesar 56k Ώ dan C sebesar 47uF. Gambar 4.10 menampilkan diagram waktu dari sub-sistem Reset ketika mengalami kondisi reset. Gambar 4.10 Diagram waktu saat kondisi Reset Universitas Sumatera Utara 68

BAB V PENGUJIAN

Pengujian yang dilakukan pada prototype perancangan pengalih otomatis transformator hubungan delta-delta menggunakan sistem digital yaitu pengujian over