Fault Detector Ir. Surya Tarmizi Kasim, M.Si : Anggota Penguji

59

4.4. Fault Detector

Gambar 4.6 menampilkan rangkaian skematik sub-sistem fault detector. Sebagaimana telah disebutkan sub-sistem fault detector menerima dua jenis masukan yaitu kondisi transformator onoff dan signal arus lebih. Masukan kondisi transformator mengindikasikan adanya transformator yang rusak atau terlepas dari sistem, sedangkan masukan signal arus lebih OC mengindikasikan apakah arus pada salah satu atau lebih line melebihi setting yang ditetapkan.Pada setiap jenis masukan sendiri terdapat tiga masukan masing-masing dari setiap fasa. Karena sub- sistem fault detector tidak perduli mengenai fasa mana yang mengalami kegagalan, maka masukan dari setiap fasa untuk masing-masing jenis masukan dapat di-OR-kan oleh U1:A-D terlebih dahulu, sehingga keluarannya akan high apabila satu atau lebih masukannya high. Selanjutnya karena untuk menyatakan kondisi fault membutuhkan kedua kondisi masukan ini terpenuhi, maka kedua jenis masukan ini selanjutnya di-AND-kan oleh U2:C sehingga keluarannya akan high apabila kedua masukannya high. Keluaran dari gerbang AND kemudian akan memicu sebuah monostable multivibrator digital IC 74123 yang keluarannya akan menjadi clock bagi flip-flop JK. Monostable multivibrator ini berfungsi memberikan jeda waktu tertentu sebelum sub-sistem mengeluarkan nilai. Jeda waktu ini dapat memastikan fault permanen. Universitas Sumatera Utara 60 Gambar 4.6 Rangkaian Skemarik Fault Detector Universitas Sumatera Utara 61 Keluaran Q dari monostable multivibrator ini bernilai low ketika normal dan high ketika terpicu sebagaimana ditampilkan pada tabel kebenaran, Tabel 3.12. Lama waktu kondisi terpicu sendiri dapat diatur melalui resistor R X dan kapasitor C X sesuai Persamaan 3.3. Pada tugas akhir ini dirancang jeda waktu selama 4 detik sehingga digunakan resistor dengan nilai 33k dan kapasitor dengan nilai 330uF. T W = 0,37 x 33 x 330.000.000 ns = 4 s 4.10 Flip-flop JK yang digunakan IC 7467 merupakan tipe negativeedgeclock, sehingga keadaan flip-flop akan berubah ketika clock berubah dari logika high ke low. Untuk itu clock dari flip-flop ini akan dihubungkan ke keluaran Q dari monostable multivibrator sehingga flip-flop akan terpicu setelah jeda waktu beberapa detik setelah multivibrator dipicu. Dengan masukan K terhubung ke ground dan masukan J terhubung ke keluaran AND U2:C, maka keluaran dari flip-flop ini akan bernilai sama dengan keluaran dari gerbang AND U2:C yang akan bernilai high 1 apabila masih terjadi kondisi yang menyebabkan fault ada transformator yang rusak atau terlepas dan ada arus line yang melebihi setting, atau tetap bernilai low 0 apabila sistem telah kembali ke kondisi normal. Gambar 4.7 menampilkan diagram waktu sub-sistem fault detector ketika terjadi sebuah fault. Gambar 4.7 Diagram waktu Fault Detector Universitas Sumatera Utara 62 Untuk mengembalikan sub-sistem faultdetector ke kondisi normal saat sistem mengalami reset, maka ditambahkan sebuah masukan RESET yang terhubung ke pin MR Master Reset pada IC 74123 multivibrator dan pin R Reset pada IC 7476 JK. Masukan RESET ini berasal dari sub-sistem Reset.

4.5. Fault Handler