38
3.3 FLIP-FLOP
Rangkaian logika terbagi dua yaitu rangkaian logika gabungan yang menggunakan gerbang AND, OR, NOT dan rangkaian logika sekuensial yang
meliputi peralatan memory dan pewaktu. Blok bangunan dasar untuk rangkaian logika sekuensial berupa flip-flop FF. Flip-flop dihubungkan untuk membentuk pencacah,
register geser dan peralatan memory lainnya.Flip-flop dibedakan atas beberapa jenis yaitu RS, JK, D dan T. Flip-flop RS merupakan dasar dari flip-flop jenis lainnya.Pada
perancangan prototype otomatisasi hanya menggunakan flip-flop JK dan T.
3.3.1 FLIP-FLOP JK
Flip-flop JK diberinama berdasarkan masukannya, J dan K. Flip-flop ini mengatasi kelemahan flip-flop RS yang melarang masukan R=S=1, dengan meng-
AND-kan masukan dari luas seperti ditunjukkan Gambar 3.13.
Gambar 3.8 Rangkaian Flip- Flop JK
Universitas Sumatera Utara
39
Tabel 3.4 Flip-flop JK J
K Q
Q 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 Apabila masukan J=K=0, maka keadaan selanjutnya Q’ bergantung pada
keadaan sekarang Q. Sedangkan masukan J=K=1, hal ini membuat keadaan keluaran selanjutnya Q’ berbalik dari keadaan sekarang Q. Flip-flop JK akan
berubah untuk setiap perubahan J dan K, hal ini menunjukkan flip-flop JK bekerja tak serempak. Untuk menyerempakkan sinkron pada flip-flop perlu ditambahkan
penabuh.Ini dilakukan dengan meng-AND-kan pulsa clock dengan masukan J dan K.
3.3.2 FLIP-FLOP D
Nama flip-flop D berasal kata Delay tunda. Flip-flop ini hanya satu masukan D. Flip-
flop D akan mengikuti keadaan D pada saat penabuh aktif, yaitu Q’= D untuk sinyal penabuh berlogika 1 CP = 1 seperti Tabel 3.5. Bila masukan D berubah saat
CP = 0 maka Q’ tidak berubah Q = Q’. Dikatakan keadaan keluaran Q’ dipalang pada keadaan D saat perubahan CP dari aktif CP = 1 ke tidak aktif CP = 0. Flip-
flop D dapat dibentuk dari flip-flop JK dengan membalik masukan K seperti ditunjukkan Gambar 3.9.
Universitas Sumatera Utara
40
Gambar 3.9 Rangkaian Flip-Flop D Tabel 3.5 Tabel Flip-Flip D
D Q
Q 1
1 1
1 1
1
3.4 IC Logika Praktis
Kategori