S Kelas 10 SMK Teknik Mikroprosesor 1

TEKNIK MIKROPROSESOR 128 Gambar 3.7. Dasar Timing Operasi CPU Satu periode clock dinyatakan sebagai satu siklus T, setiap operasi instruksi dinyatakan sebagai siklus instruksi dan setiap siklus instruksi terdiri dari tiga siklus mesin M1, M2, M3. Siklus mesin pertama M1 untuk sembarang instruksi merupakan siklus fetch yang dilaksanakan melalui empat, lima atau enam siklus T, yaitu sampai muncul sinyal wait yang diteruskan instruksi berikutnya untuk dilaksanakan. Sedangkan yang dimaksud dengan siklus fetch adalah siklus eksekusi instruksi dalam periode waktu dimana mikroprosesor membaca dan memproses instruksi dari memori, dan mengeksekusinya. Proses ini merupakan siklus yang berkelanjutan, dijalankan terus sampai mikroprosesor dimatikan atau ada permintaan untuk proses lain. Adapun siklus mesin merupakan operasi pemindahan data antara CPU dengan memori atau devais IO, untuk itu dibutuhkan clock sebanyak tiga sampai lima clock.

3.5. F

ETCH I NSTRUKSI Gambar 2.58 menggambarkan timing selama siklus opcode fetch M1. Isi PC ditempatkan pada bus alamat pada saat awal siklus M1. Satu setengah siklus clock berikutnya sinyal akan aktif. Pada saat ini pengalamat memori memiliki waktu stabilisasi sehingga tepi turun falling edge dapat TEKNIK MIKROPROSESOR 129 digunakan secara langsung sebagai clock membuka chip chip enable untuk memori dinamis. Jalur RD menjadi aktif yang berarti proses baca data data memori dilakukan sekaligus data diletakan pada bus data, dan pembacaan data oleh CPU dari memori ke bus data dilakukan saat tepi naik clock state T3, bersamaan dengan itu digunakan oleh CPU untuk mematikan sinyal RD dan . Jadi data telah dibaca oleh CPU sebelum sinyal RD menjadi in-aktif, selanjutnya clock state T3 dan T4 dari siklus fetch digunakan untuk proses refresh memori dinamik. Saat ini waktu digunakan oleh CPU untuk mendekode dan mengeksekusi instruksi fetch, sehingga tidak terjadi operasi lain pada saat ini. Selama T3 dan T4, bit tujuh bawah dari bus alamat berisi memori alamat refresh dan sinyal RFSH menjadi aktif, hal ini mengindikasikan bahwarefresh baca semua memori dinamik sudah harus terselesaikan. Sinyal RD tidak dimunculkan