S I Kelas 10 SMK Teknik Mikroprosesor 1

TEKNIK MIKROPROSESOR 134 state wait secara otomatis ditambahkan ke dalam siklus, sehingga ripple interupsi prioritas dapat dengan mudah dapat dilakukan. Dan dengan adanya dua state wait memungkinkan fasilitasi terhadap ketidak cukupan waktu tersedia untuk stabilisasi dan identifikasi sinyal ripple yang harus dilakukan oleh devais IO memasukan vektor respon. Gambar 3.12. Siklus Interupsi RequestAcknowledge

3.10. I

NTERUPSI N ON -M ASKABLE Gambar 3.13 merupakan ilustrasi siklus permintaan interupsi non-maskable, sinyal diambil oleh CPU pada waktu yang bersamaan seperti halnya pada jalur interupsi. Pada interupsi ini merupakan prioritas utama dibanding interupsi normal, interupsi tidak bisa disable dibawah kendali software. Interupsi ini merupakan fungsi khusus untuk layanan respon terhadap sinyal penting seperti adanya kesalahan pada sistem power. Respon CPU terhadap interupsi non-maskable adalah sama seperti halnya operasi normal baca operasi memori, perbedaannya hanya pada isi dari bus data dibuat ignore sementara itu prosesor otomatis menyimpan isi PC ke dalam stack eksternal TEKNIK MIKROPROSESOR 135 dan lompat ke alamat 0066H. Sedangkan rutin layanan interupsi non- maskable dimulai dari lokasi tersebut manakala interupsi digunakan. Gambar 3.13. Siklus Interupsi Non-Maskable

3.11. HALT E

XIT Ketika software melaksanakan instruksi HALT maka CPU melaksanakan instruksi NOP sampai adanya insterupsi diterima, dimana instrupsi ini dapat berupa interupsi non-maskable atau maskable selama flip-flop interupsi dalam kondisi enable. Kedua jalur interupsi tersebut dibaca oleh CPU pada saat tepi clock naik yaitu setiap state T4 dijalankan . Jika interup non-maskable atau maskable diterima dan flip-flop interup dalam kondisi diset enable maka keluar dari state HALT dilakukan pada tepi clock naik berikutnya. Jika kedua sinyal inrupsi tersebut diterima dalam waktu bersamaan maka interup non-maskable maerupakan acknowledge yang mendapat prioritas tertinggi, adapun tujuan dijalankannya instruksi NOP selama pelaksanaan HALT adalah untuk menjaga agar refresh terhadap memori tetap aktif dilakukan. TEKNIK MIKROPROSESOR 136 Setiap siklus dalam state HALT merupakan siklus normal M1 fetch, kecuali untuk penerimaan data dari memori diabaikan ignore dan instruksi NOP menekan secara internal ke CPU. Jadi sinyal HALT akan terus aktif selama waktu ini sehingga prosesor menentukan dalam state HALT. Gambar 3.14. Siklus Pelaksanaan Instruksi HALT

3.12. S

IKLUS P OWER -D OWN A CKNOWLEDGE Pada saat input clock ke CPU terhenti, yaitu pada saat kondisi High atau pada kondisi Low maka CPU akan menghentikan operasinya dan pada kondisi ini masih mempertahankan kondisi register dan sinyal kontrol. Berikut merupakan diagram waktu untuk siklus fungsi power-down, dimana instruksi HALT dijalankan.