F B Kelas 10 SMK Teknik Mikroprosesor 1

TEKNIK MIKROPROSESOR 129 digunakan secara langsung sebagai clock membuka chip chip enable untuk memori dinamis. Jalur RD menjadi aktif yang berarti proses baca data data memori dilakukan sekaligus data diletakan pada bus data, dan pembacaan data oleh CPU dari memori ke bus data dilakukan saat tepi naik clock state T3, bersamaan dengan itu digunakan oleh CPU untuk mematikan sinyal RD dan . Jadi data telah dibaca oleh CPU sebelum sinyal RD menjadi in-aktif, selanjutnya clock state T3 dan T4 dari siklus fetch digunakan untuk proses refresh memori dinamik. Saat ini waktu digunakan oleh CPU untuk mendekode dan mengeksekusi instruksi fetch, sehingga tidak terjadi operasi lain pada saat ini. Selama T3 dan T4, bit tujuh bawah dari bus alamat berisi memori alamat refresh dan sinyal RFSH menjadi aktif, hal ini mengindikasikan bahwarefresh baca semua memori dinamik sudah harus terselesaikan. Sinyal RD tidak dimunculkan selama waktu refresh untuk menjaga data dari segmen memori lain agar tidak masuk bus data. Sinyal selama waktu refresh digunakan untuk melakukan refresh baca pada semua elemen memori, dan sinyal refresh tersebut tidak dapat digunakan manakala pengalamatan refresh tidak stabil selama waktu . TEKNIK MIKROPROSESOR 130 Gambar 3.8. Op Code Fetch Instruksi

3.6. B

ACA – T ULIS M EMORI RW Gambar 3.9 merupakan ilustrasi waktu siklus baca dan tulis memori, siklus ini secara umum terdiri dari tiga periode clock kecuali state wait diminta oleh memori melalui sinyal WAIT. Sinyal MREQ dan sinyal RD dalam penggunaannya sama seperti dalam siklus fetch, pada saat siklus tulis memori sinyal MREQ menjadi aktif ketika kondisi bus alamat stabil sehingga dapat digunakan untuk membuka chip untuk memori dinamik. Jalur WR akan aktif manakala data pada bus data stabil, sehingga dapat digunakan untuk RW pada berbagai tipe memori. Sinyal WR akan in-aktif satu setengah state T sebelum pengalamatan dan isi bus data berubah, sehingga tumpang tindih bisa terjadi untuk hampir semua tipe memori . TEKNIK MIKROPROSESOR 131 Gambar 3.9. Siklus Baca dan Tulis Memori

3.7. S

IKLUS I NPUT - O UTPUT Gambar 3.10 merupakan ilustrasi operasi baca dan tulis jalur IO, selama operasi IO state wait tunggal secara otomatis dimasukan. Alasannya adalah selama operasi IO yaitu saat sinyal aktif sampai CPU menunjuk sinyal waktunya sangat pendek, tanpa state tambahan maka waktu tidak cukup akibatnya untuk dekode pengalamatan sebuah IO dibutuhkan aktivasi jalur . Jadi tanpa adanya state wait sulit untuk rancangan devais IO MOS untuk dapat bekerja pada kecepatan penuh CPU, dan selama waktu state wait dibutuhkan sinyal . Selama waktu operasi baca IO, maka jalur digunakan untuk melakukan pembukaan pengalamatan port ke bus data, hal ini dilakukan sebagaimana terjadi pada baca memori. Untuk operasi IO tulis jalur digunakan sebagai clock ke port IO. TEKNIK MIKROPROSESOR