ADC Control and Status Register A – ADCSRA Tabel 20. Register ADCSRA [7] The ADC Data Register – ADCL and ADCH Tabel 2.22. Register Data ADC, ADLAR=0 [7]
Bit-bit ini memilih saluran input untuk ADC, seperti terlihat pada Tabel 2.19.
Tabel 2.19. Pemilih pin input ADC [7]
2. ADC Control and Status Register A – ADCSRA Tabel 2.20. Register ADCSRA [7]
Tabel 2.20 menunjukkan register pada ADCSRA [7]. Bit 7 – ADEN : ADC Enable
Bit pengaktif ADC ADEN=0 disable ADEN =1 enable.
Bit 6 – ADSC: ADC Start Conversion Dalam mode konversi tungal penge-set-an bit ini maka akan memulaistart konversi ADC
untuk sekali konversi. Bit 5 – ADFR: ADC Free Running Select
Bit ini memilih mode operasi yang digunakan, ketika bit ini di-set maka ADC akan menggunakan Free running di mana dalam mode ini ADC disampel dan diperbarui secara
simultankontinyu. Ketika bit ini di-clear maka akan mengakhiri mode free running dan masuk ke mode konversi tunggal single conversion.
Bit 4 – ADIF: ADC Interrupt Flag Bit ini akan set secara otomatis ketika konversi ADC telah selesaicomplete, dan akan
clear ketika eksekusi interupsi ADC conversion complete. Bit 3 – ADIE: ADC Interrupt Enable
Bit ini bertugas untuk mengaktifkan interupsi ADC conversion complete ADIE=0 disable ADIE=1 enable.
Bit 2:0 – ADPS2:0: ADC Prescaler Select Bits Bit – bit ini menentukan faktor pembagi frekuensi CPU yang digunakan untuk clock ADC,
seperti yang terlihat pada Tabel 2.21.
Tabel 2.21. ADC prescaler [7]
3. The ADC Data Register – ADCL and ADCH Tabel 2.22. Register Data ADC, ADLAR=0 [7]
Tabel 2.23. Register Data ADC, ADLAR=1 [7]
Tabel 2.22 menunjukkan register data ADC saat ADLAR=0 dan Tabel 2.23 menunjukkan register data ADC saat ADLAR=1 [7]. Ketika konversi selesai, maka hasilnya dapat
ditemukan pada register ADCH : ADCL. Ketika ADCL dibaca maka ADC tidak akan diperbarui sampai ADCH dibaca.