15
2.1.3.1 Modulator QPSK
Gambar 2.7 mengilustrasikan diagram blok dari modulator QPSK. Modulator tersebut terdiri dari pengubah seri ke paralel, modulator IQ,
penjumlah sinyal, dan BPF. Dua bit diumpankan ke serial to parallel. Setelah keduanya masuk secara serial, kemudian diumpankan serempak secara paralel.
Bit yang satu menuju kanal I dan yang lainnya menuju kanal Q. Pada QPSK logic 1 diwakili +1 Volt sedangkan logic 0 diwakili -1 Volt[7].
Input Buffer
+2 BPF
Linier Summer
90º phase shift
Ballans Modulator
Reference Carrier
Oscillator Sin
ωct I
Q
Ballans Modulator
Binary input data
Bit Clock I channel fc2
Logic 1 = +1V Logic 0 = -1V
Logic 1 = +1V Logic 0 = -1V
Q channel fc2 ± sin
ωct
sin ωct
Cos ωct
QPSK output
Gambar 2.7 Diagram Blok Modulator QPSK
Keluaran modulator QPSK ini berupa penjumlahan linear dari kanal I dan kanal Q seperti yang terlihat pada Tabel 2.1[7]
Tabel 2.1 Keluaran Modulator QPSK
Binary input QPSK Output
Q I
Phase
-135 1
-45 1
+135 1
1 +45
Universitas Sumatera Utara
16 Terlihat bahwa jarak anguler antara dua phasor yang berdekatan pada
QPSK adalah 90 , karena itu suatu sinyal QPSK bisa mengalami pergeseran phase
+45 atau -45
selama transmisi dan tetap akan berupa informasi yang benar saat didemodulasikan pada penerima.
Sedangkan bentuk sinyal keluaran modulator QPSK ditunjukkan pada Gambar 2.8[7].
Gambar 2.8 Sinyal Keluaran Modulator QPSK
Sinyal QPSK dapat dituliskan seperti persamaan 2.7[7].
2.7 Kanal inphase
I menggunakan cos 2πf
c
t sebagai simbol pembawa, sedangkan kanal quadrature-phase Q
menggunakan sin2πf
c
t sebagai sinyal pembawa. Probabilitas Bit Error Rate BER sinyal QPSK pada kanal AWGN
diformulasikan dengan persamaan 2.8. 2.8
{ }
2 sin
2 cos
2 1
t f
d t
f t
d t
m
c Q
c I
π π
+ =
o b
N E
erfc BER
2 1
=
Universitas Sumatera Utara
17 Sedangkan probabilitas Bit Error Rate BER sinyal QPSK pada kanal Fading
Rayleigh dapat dituliskan dengan persamaan 2.9.
2.9
2.1.3.2 Demodulator QPSK
Pada demodulator QPSK, sinyal masukan demodulator merupakan sinyal OFDM yang telah terdistorsi dengan kanal transmisi yang disebabkan AWGN dan
Fading Rayleigh yang dimasukkan ke kanal I dan Q. Sinyal pada kanal I dikalikan dengan cos
ω
c
t, sedangkan pada kanal Q dikalikan dengan sin ω
c
t. Kemudian kedua keluaran kanal tersebut dilewatkan pada LPF untuk memperoleh sinyal hasil
keluarannya, yaitu data digit 0 dan 1. Gambar 2.9 mengilustrasikan diagram blok demodulator QPSK yang
terdiri dari detector, LPF dan pengubah paralel ke seri[7].
BPF Power
Splitter 90º phase
shift Product
Detector Carrier
Recovery sin
ωct
Product Detector
Sinyal Input
QPSK sin
ωct
cos ωct
LPF
LPF
Q I
KANAL I
KANAL Q
Data Biner yang diterima
-½ V logic 0
+½ logic 1
Gambar 2.9 Diagram Blok Demodulator QPSK
+ −
=
o b
N E
BER 1
1 1
1 2
1
Universitas Sumatera Utara
18
2.1.4 Inverse Fast Fourier Transform IFFT dan Fast Fourier Transform
Kategori