7
4. RENCANA CAPAIAN, HASIL, DAN PEMBAHASAN
4.1 Rencana
Capaian Tabel
2.
B U L A N
No Kegiatan
Penanggung Jawab
1 2 3 4 5 6 7 8 9 10 11 12
1. Study literatur PU, P Melipiti
: 1. Studi terkait disain
rangkaian DDS.
2. Studi terkait pembuatan
PCB multilayer
3. Studi terkait komponen
pendukung DDS
4. Studi terkait pengukuran
DDS 2. Survey
komponen dan
pengadaan bahan dan alat
P dan Adm proyek
Melipiti :
1. Survey komponen penunjang
DDS di dalam
dan luar negeri.
2. Survey pembuatan PCB
multilayer di dalam
dan luar negeri.
3. Perencanaan dan
Pembuatan alat PU, P, PP
Meliputi :
1. Disain skematik rangkaian
DDS 2. Disain rangkaian
pada papan PCB
multilayer 3. Pabrikasi rangkaian
DDS pada papan PCB
4. Pemasangan komponen
pada papan
PCB 5. Disain dan realisasi
perangkat lunak DDS
4. Pengujian PU, PP Meliputi
: 1. Pengukuran kinerja
8 B
U L A N No
Kegiatan Penanggung
Jawab 1
2 3 4 5 6 7 8 9 10 11 12 DDS
2. Perbaikan kekurangan
5. Dokumentasi dan
pembuatan laporan dan
realisasi karya ilmiah
4.2
Hasil dan Pembahasan
Dasar Teori
Pada sistem radar FMCW seperti yang diperlihatkan pada gambar 1., Direct Digital
Synthesizer DDS digunakan untuk membangkitkan sinyal sinus termodulasi FM.
Gambar 1. Blok Diagram Radar FMCW dengan DDS [3]
Pada dasarnya, DDS merupakan metode untuk menghasilkan sinyal analog, biasanya
sinyal sinus, caranya dengan membangkitkan sinyal yang berubah – ubah terhadap
waktu dalam bentuk digital, dan kemudian dirubah ke dalam bentuk analog dengan
bantuan Digital to Analog Converter DAC [10]. Konstruksi yang sederhana dari DDS
menyebabkan pengaturan frekuensi keluaran DDS ditentukan oleh sebuah nilai
tuning word. Konstruksi digital memberi banyak keuntungan dalam penerapan DDS,
diantaranya [1]:
1. Arsitektur digital dapat mengurangi kebutuhan sistem analog yang sensitif terhadap
temperatur. 2. Interface DDS yang tersedia akan memudahkan sistem untuk dapat dikendalikan
dengan lebih praktis dan lebih dioptimalkan, karena semua berada di bawah
kendali processor.
Konstruksi sederhana DDS adalah terdiri dari beberapa blok komponen yaitu :
Frekuensi clock sebagai referensi, Address Counter, PROM dan DAC, seperti yang
diperlihatkan pada gambar 2.
9
Gambar 2. Diagram Blok Direct Digital Synthesizer [3]
Secara umum diagram tersebut dapat dijelaskan sebagai berikut : Address Counter
melewatkan dan mengakses lokasi memori pada PROM. Selain itu Address Counter
juga memuat kesetaraan word amplitudo sinyal sinus yang akan dikonversi ke dalam
bentuk analog. Sine lookup adalah perangkat penyimpan informasi amplitudo digital
yang menghubungkan satu gelombang penuh dari gelombang sinus dan berfungsi
sebagai sine lookup table. Sedangkan register adalah tempat untuk penyusunan
amplitudo digital. Terakhir, DAC berfungsi untuk merubah sinyal digital yang telah
diolah sebelumnya menjadi sinyal analog.
Dengan menerapkan fungsi phase accumulator pada rangkaian sinyal digital,
arsitektur DDS dapat dirubah agar lebih fleksibel. Blok diagram arsitektur tersebut
terlihat pada gambar 3.
Gambar 3. Frequency – tunable DDS System [3]
Apabila bagian DDS tersebut dilihat lebih detail, masing – masing mempunyai cara
kerja dan sinyal output yang berbeda. Sinyal output yang berbeda tersebut dapat
dilihat pada diagram seperti pada gambar 4.
Gambar 4. Gambaran Sinyal Pada Tiap‐Tiap Proses DDS [3]
Sinyal yang dihasilkan dari masing –masing bagian dalam bentuk digital kemudian
dirubah menjadi sinyal analog dengan menggunakan DAC. Angka – angka tersebut di
simpan dalam sebuah memori yang disebut memori lookup table.
10
Phase Accumulator
Phase accumulator berfungsi untuk menjumlahkan informasi fasa dari tahap
sebelumnya. Karena yang akan disintesis adalah frekuensi, maka nilai frekuensi
adalah tetap. Frekuensi adalah turunan pertama dari fasa . Turunan pertama
tersebut bernilai konstan jika grafik fungsi fasa berbentuk garis lurus atau
pertambahan nilai fasanya tetap. Karena itu accumulator ini juga disebut
accumulator fasa.
Ditinjau dari segi data yang diolah maka terdapat dua struktur accumulator, yaitu
struktur accumulator yang memanipulasi data biner dan struktur accumulator yang
beroperasi dengan basis desimal. Data yang diakumulasi oleh accumulator adalah
data dengan format BCD Binary Coded Decimal.
Accumulator pada dasarnya adalah gabungan antara perangkat yang disebut adder
dan perangkat register. Dari kedua bagian perangkat ini, adder adalah bagian yang
sering dioptimasi dilakukan peningkatan kerja , karena semakin lebar jumlah bit
dalam accumulator, waktu tunda yang diakibatkan bagian adder tidak bisa diabaikan
lagi. Optimasi peningkatan kerja blok accumulator tersebut menggunakan metode
pipelining untuk rangkaian logika kecepatan tinggi, tetapi penerapan metode
pipelining ini berpengaruh terhadap update rate dari DDS.
Gambar 5. Blok Diagram Struktur Phase Accumulator [3]
Nilai fasa yang tersimpan pada register frekuensi input ditambahkan ke nilai
accumulator fasa , satu kali setiap perioda clock sistem. Hasil penjumlahan tersebut
kemudian dimasukkan ke lookup tabel LUT. LUT akan merubah informasi fasa tadi
menjadi informasi amplituda.
Untuk accumulator seperti yang terlihat pada gambar 5., frekuensi output F
out
dan frekuensi
clock F
ref
memiliki hubungan dengan nilai penambahan fasa yang
dirumuskan dengan persamaan :
1 Pada
persamaan 1, N adalah jumlah bit dalam accumulator fasa. Dengan menggunakan
rumus diatas maka akan dapat dihasilkan kenaikan frekuensi dengan satuan
Hertz yang tepat.
11
Gambar 6. Hubungan Fasa Dengan Amplituda
Gambar 7. Lingkaran Fasa
Proses akumulasi fasa dilakukan dengan lingkaran fasa. Gambar 6., menunjukkan
akumulasi fasa dari sinyal sinus dengan frekuensi 18 frekuensi clock. Lingkaran
menunjukkan akumulasi fasa sebesar π4 setiap siklus clock. Titik‐titik pada garis
lingkaran menunjukkan nilai fasa pada suatu waktu dan bentuk gelombang sinus
menunjukkan representasi amplituda yang bersesuaian. Perubahan fasa ke
amplituda terjadi dalam lookup table. Terlihat bahwa penambahan fasa selama
periode clock adalah π4 radian atau 18 dari
. Osilasi
sinus merupakan vektor yang berputar di sekeliling lingkaran fasa seperti ditunjukkan
pada gambar 7. Setiap titik pada lingkaran fasa ini berkorespondensi dengan
satu titik tertentu pada gelombang keluaran dan titik ini dihasilkan sebagai vektor
bergerak di sekeliling lingkaran fasa. Satu putaran pada lingkaran fasa merupakan
satu siklus sinusoidal. Jumlah titik diskrit lingkaran fasa sesuai dengan resolusi
accumulator fasa. Nilai kendali frekuensi masuk k menunjukkan ukuran lompatan
atau jump size. Dalam
domain waktu, sinyal yang dihasilkan dapat dituliskan sebagai persamaan : .... 2
12 DDS
melakukan proses sampling pada saat ,
dengan T
ref
adalah interval sampling.
adalah frekuensi referensi dan n = 0,1,… Setiap
amplituda sample xnT
ref
dikalkulasi untuk mendapatkan fasa .......3
Dengan F
out
=k.F
ref
. F
ref
adalah resolusi frekuensi yang juga merupakan frekuensi minimum
yang dapat dihasilkan jika menggunakan referensi F
ref
. F
ref
sama dengan .
Sehingga: .....4
Nilai frekuensi keluaran yang diberikan oleh persamaan 4 juga disebut dengan DDS
Tuning Equation. Substitusi persamaan 4 ke persamaan 2 dengan
dan t=nT
ref
akan menghasilkan :
..... 5 Deretan
sampel tergantung dengan besarnya n dan k. Dalam persamaan diatas n sebagai
indeks waktu dan k sebagai indeks frekuensi. Dengan nilai k tetap dan nilai
n berubah akan memperoleh alamat untuk sampel pada frekuensi tertentu. Tetapi
jika besarnya nilai k dirubah dan nilai n tetap, akan diperoleh sampel yang berbeda,
yaitu sesuai dengan frekuensi yang berbeda. Parameter inilah yang menyebabkan
terdapat 2 cara perubahan frekuensi untuk sistem DDS [4]. Keluaran
accumulator merupakan korelasi antara frekuensi yang diinginkan dengan clock
dalam bentuk phase ramp. Keluaran ini selanjutnya akan menjadi masukan bagi blok
ROM atau lookup table. Keluaran dari phasa accumulator adalah seperti seperti pada
gambar 8.
Gambar 8. Keluaran Phase Accumulator
Sine lookup Table
Komponen kedua DDS adalah memori yang menyimpan pemetaan transformasi
linier .
Karena sinyal keluaran dengan kualitas tinggi memerlukan lebih banyak
bit untuk mendefinisikan ,
maka dibutuhkan memori yang lebih
besar.
13 Terdapat
beberapa teknik implementasi untuk ROM ini. Teknik pertama adalah implementasi
penuh PROM untuk 4 kuadran sebesar 360
o
. Teknik ini memerlukan
memory yang sangat besar. Teknik yang kedua adalah hanya mengimplementasikan
satu kuadran sebesar 90
o
, sedangkan untuk kuadran lain dilakukan operasi
pembalikan dan pencerminan terhadap kuadran pertama. Pembalikan dilakukan
oleh sinyal sign dan pencerminan dilakukan oleh sinyal quad. Hal ini dapat
dilaksanakan karena informasi seluruh kuadran sudah terkandung pada kuadran
pertama. Jika
keluaran yang dibutuhkan harus memiliki kecepatan tinggi maka memori hanya memiliki
waktu akses sedikit. Tetapi karena memori merupakan rangkaian paling lambat
pada rangkaian sistem, maka diperlukan pendekatan cara lain untuk memperoleh
efisiensi dan efektifitas. Cara pertama adalah dengan melakukan multipleks
sebesar N memori, sehingga setiap satu memori hanya beroperasi pada 1N
kecepatan clock sistem. Cara kedua adalah mengeksploitasi sifat monoton fungsi sinus,
sehingga ukuran memori dapat dikecilkan menjadi 150 kali. Pada cara kedua ini
melibatkan DSP Digital Signal Processing. Sehubungan
dengan pengaturan frekuensi, dengan mengakses semua alamat PROM yang
dikendalikan MSB, quad dan sign dengan kenaikan sebesar satu maka akan diperoleh
frekuensi dasar. Frekuensi yang merupakan kelipatan tidak bulat dari frekuensi
dasar akan dihasilkan, apabila tidak semua alamat ROM dicacah. Dalam hal ini
selang alamat yang dicacah tidak bernilai satu. Suatu
sistem DDS yang kompleks dilengkapi dengan kemungkinan untuk modulasi amplituda,
frekuensi, dan fasa secara digital. Masukan blok LUT ini dapat dimodulasi amplituda.
Sehingga keluaran blok ini sudah dianggap keluaran sistem DDS dalam format
digital. Adapun keluaran dari sine lookup table adalah pada gambar 9.
Gambar 9. Keluaran Sine lookup Table
Digital to Analog Converter DAC
Bagian terakhir yang menjadi rangkaian DDS adalah bagian yang melakukan
perubahan dari sinyal digital menjadi sinyal analog untuk dapat digunakan dalam
domain analog. Untuk memperoleh laju clock yang lebih tinggi dapat dilakukan
dengan multipleks pada bagian logika dan memori, namun DAC akan membatasi
unjuk kerja sistem.
DDS dibatasi pada frekuensi yang cukup rendah. Frekuensi tertinggi berkaitan
dengan frekuensi clock yang mampu diberikan kepada rangkaian. Pada metode DDS
juga memiliki derau yang lebih besar dari metode lain. Maka untuk memperoleh
keaslian spektrum yang lebih baik diperlukan proses filter pada output dengan
menggunakan LPF Low Pass Filter yang tepat.
14
Disain Rancangan
a Komponen Utama DDS
Pada kegiatan ini, pembuatan disain rangkaian DDS menggunakan teknologi yang
terakhir dikeluarkan oleh Analog Device, yaitu produk komponen terintegrasi
AD9956 yang didalamnya terdapat rangkaian DDS dan Phase Lock Loop PLL.
Komponen ini memiliki spesifikasi teknis utama sebagai berikut:
a 400 MSPS internal DDS clock speed
b 48‐bit frequency tuning word
c 14‐bit programmable phase offset
d Integrated 14‐bit DAC
e 1.8 V supply for device operation
Diagram blok komponen AD9956 selanjutnya dapat dilihat seperti pada gambar 10.
Mengingat keperluan disain yang akan mengoperasikan DDS pada frekuensi luaran
160 MHz, dari system clock maksimum 400 MHz, maka komponen ini sesuai dengan
keperluan system radar FMCW. Disamping itu, system clock ini dapat diperoleh dari
sinyal masukan RF hingga 2,4 GHz.
Gambar 10. Fungsi‐fungsi dalam komponen AD9956
b Disain Rangkaian
Disain rangkaian DDS selanjutnya diperlihatkan seperti pada gambar 11 dan 12,
sedangkan gambar 13., adalah bentuk disain PCB yang dibuat berbantukan Protel.
15
Gambar 11. Disain Rangkaian DDS
16
Gambar 12. Disain Rangkaian DDS
17
Gambar 13. Disain PCB
18
Realisasi Rancangan Pada Papan PCB
Selanjutnya rangkaian DDS dibuat pada papan PCB dalam konstruksi multilayer, seperti
diperlihatkan pada gambar 14.
Gambar 14. Realisasi Rangkaian DDS Pada Papan PCB
19
Realisasi Perangkat Lunak
Perangkat lunak DDS direalisasikan pada PC dengan menggunakan bahasa pemrograman
C. Pada dasarnya disain perangkat lunak ini bertujuan untuk mengatur DDS agar
menghasilkan sinyal luaran yang berfariasi pada rentang frekuensi tertentu. Bentuk
tampilannya dapat dilihat seperti pada gambar 15 dan 16. Pada gambar 15., perangkat
lunak direalisasikan untuk aplikasi Jammer, sedangkan pada gambar 16., untuk aplikasi
pembangkitan sinyal pada system radar FMCW.
Gambar 15. Aplikasi DDS untuk Jammer.
20 Gambar
16. Aplikasi DDS untuk Pembangkitan Sistem Radar FMCW Pengukuran
Awal Kinerja DDS
DRO
Pembagi 9 DDS
9 GHz 1 GHz
50 MHz
Pengaturan DDS
21
Gambar 17. Pengukuran Awal Prototype DDS
Pada pengukuran awal seperti yang diperlihatkan pada gambar 17., ini masukan sinyal
diambil dari sebuah DRO yang bekerja mengeluarkan sinyal dengan frekuensi ± 9 GHz,
kemudian dengan bantuan pembagi 9 maka dihasilkan sinyal dengan frekuensi lebih
rendah yaitu ± 1 GHz, frekuensi inilah yang menjadi masukan bagi masukan master clock
pada DDS. Karena master clock pada komponen DDS ini maksimum dapat menghasilkan
luaran hingga 400 MHz, maka perlu diatur pembagi internal didalamnya sehingga luaran
master clock kurang dari harga maksimumnya, Pada percobaan ini tingkat pembagi
maksimum 8 digunakan, yaitu dengan merubah parameter pembagi melalui program
pengendali program pengendali dapat merubah pembagi internal DDS dengan terlebih
dahulu mengkoneksikan DDS dengan perangkat antar muka yang tepat melalui USB pada
PC sehingga diperoleh luaran master clock sebesar 135,417 MHz. Frekuensi ini
selanjutnya menjadi system clock atau frekueensi masukan pada mekanisme DDS.
Selanjutnya jika dikehendaki luaran DDS adalah ± 50 MHz dengan cara memasukan nilai
50 MHz pada box profil 0, maka prototype rangkaian DDS kurang lebih telah
menunjukkan luaran yang sesuai, dan diperlihatkan seperti pada gambar 18.
22
Gambar 18. Luaran DDS
23
Pengukuran Lanjutan
Pengukuran lanjutan DDS dilakukan dengan memberikan masukan sinyal analog sebagai
sumber clock dan mengatur konfigurasi kerja DDS sehingga menghasilkan sinyal luaran
dengan frekuensi yang diinginkan. Adapun metoda pengukuranya dapat dilihat seperti
pada gambar 19. Sebagai contoh, untuk masukan sinyal 400 MHz, dengan level daya ‐4
dBm, dan DDS dikonfigurasi agar menghasilkan sinyal luaran 150 MHz, maka sinyal luaran
tersebut terbaca oleh spectrum analyzer seperti yang ditunjukan pada gambar 20. Dimana
sinyal tersebut memiliki level daya ‐8,48 dBm dan nilai frekuensi 150,3 MHz. Jika level
daya sinyal masukan dikurangi hingga mencapai ‐23 dBm, luaran sinyal yang dihasilkan
masih terlihat baik. Akan tetapi, jika terus diturunkan maka terlihat level noise yang
cenderung meningkat. Kondisi ini tidak terjadi jika frekuensi sinyal masukan lebih besar
dari 1 GHz, hingga mencapai 2,4 GHz. Dengan konfigurasi DDS yang sama, minimum level
input yang masih menghasilkan sinyal luaran yang baik adalah – 15 dBm.
24
+ 1,8 Vdc Gnd
+ 3,3 Vdc RF input
Output Signal Configuration
Signal
Prototype DDS Power
Supply Signal Generator
Spectrum Analyzer PC
Gambar 19. Skema Pengukuran Kinerja Prototype DDS
25
Gambar 20. Bentuk Spektrum Daya Sinyal Luaran DDS
Level daya luaran untuk sinyal masukan 400 MHz dan level daya – 10 dBm juga tidak
selamanya sama. Pada gambar 21., diperlihatkan level daya yang dihasilkan untuk
setiap frekuensi luaran yang dibangkitkan.
Gambar 21. Level Daya Luaran vs Frekuensi Sinyal luaran untuk sinyal masukan ‐ 10
dBm
dengan frekuensi 400 MHz
Masih dengan sinyal masukan yang sama, nilai frekuensi luaran yang dihasilkan
prototype DDS memiliki simpangan maksimum 0,5 MHz dan minimum 0,3 MHz.,
seperti yang diperlihatkan pada gambar 22.
26
Gambar 22. Simpangan Frekuensi Luaran Terukur
OUTPUT rencana sesuai yg tercantum dalam proposal
No Output
Rencana Realisasi Capaia
n Keterangan
1 Jurnal
Nasional 1
80 Masih
dalam penyelesaian
Prototipe, desain,
konsep sosial yang
belum dimanfaatkan
oleh masyarakat dan
pengakuan LIPI
1 1
100 Pengukuran
kinerja masih
terus dilakukan,
disamping memperbaiki
kekurangan yang
muncul saat
pengukuran tersebut.
5.
KENDALA DAN PERMASALAHAN
Pembuatan disain rangkaian pada papan PCB multilayer dan pengadaan komponen
harus dilakukan di luar negeri hal ini berakibat pada waktu dan biaya.
Usulan yang perlu dilakukan adalah memberikan keringanan pajak bea masuk
komponen dari luar negeri untuk keperluan penelitian.
Perubahanpemotongan anggaran kegiatan dapat terjadi ditengah‐tengah
berlangsungnya kegiatan, sehingga dapat mempengaruhi rencana yang telah
dilakukan diawal kegiatan.
Sedangkan peralatan untuk pengukuran osciloscope dan spectrum analyzer meski
bisa didapatkan di laboratorium bidang sarana telekomunikasi PPET‐LIPI, namun
jumlah alat ukur yang tersedia masih minimum, sehingga terkadang harus menunggu
kesempatan.
27
6. KESIMPULAN
Kategori