Sistem Kontroler Lengan Robot
Line SS biasanya high jika memutus slave dari bus SPI. Jenis logika ini dikenal sebagai aktif rendah, dan akan sering digunakan untuk mengaktifkan dan me-reset baris.
Tepat sebelum data dikirim ke slave, garis dibuat low yang mengaktifkan slave. Ketika selesai menggunakan slave, status dibuat high lagi. Gambar 2.9 Menunjukan penggunaan
line SS.
Gambar 2.9 SPI Bus Menggunakan Slave-select [16] Transmisi biasanya melibatkan dua shift register seperti pada Gambar 2.10 dari
beberapa ukuran kata yang diberikan, seperti delapan bit, satu di master dan satu di slave; mereka terhubung dalam topologi ring virtual. Data biasanya bergeser dari MSB pertama,
sementara menggeser bit LSB ke dalam register yang sama. Setelah register yang telah bergeser keluar, master dan slave telah bertukar nilai register. Jika lebih banyak data yang
perlu dipertukarkan, pergeseran register akan terisi kembali dan proses berulang. Transmisi dapat terus untuk sejumlah siklus clock. Ketika selesai, master berhenti
mengaktifkan sinyal clock, dan biasanya membatalkan pilihan slave. Transmisi sering terdiri dari 8-bit data. Namun, ukuran data lain juga umum, misalnya 16-bit data.
Gambar 2.10 Data Transmisi SPI Bus [15]