Counter | 125
Kita bisa mensimulasikan rancangan dengan software Electronic WorkBench EWB versi 5.12. kemudian kita amati gelombang kotak pulsa
dengan Logic Analyzer. Misal, kita akan merancang sebuah counter sinkron
modulo 10 dan sebuah counter asinkron modulo 14 menggunakan JK flip-flop.
Pencacah Sinkron modulo 10, kode bilangan biner tersususun dari JK flip flop o
Jumlah FF 2
4-1
10 2
4
, n = 4 o
Layout
Gambar.6.13 Layout masukan clock JK flip-flop Tabel.6.5 Tabel Transisi JK flip-flop Counter Sinkron Modulo 10
Des Out Awal
Out Berikut FF3
FF2 FF1
FF0 B
3
B
2
B
1
B B
3
B
2
B
1
B J
3
K
3
J
2
K
2
J
1
K
1
J K
1 0 x 0 x 0 x 1 x 1
1 1
0 0 x 0 x 1 x x 1 2
1 1
1 0 x 0 x x 0 1 x 3
1 1
1 0 0 x 1 x x 1 x 1
4 1
1 1 0 x x 0 0 x 1 x
5 1
1 1
1 0 0 x x 0 1 x x 1
6 1
1 1
1 1 0 x x 0 x 0 1 x
7 1
1 1
1 0 1 x x 1 x 1 x 1
8 1
1 1 x 0 0 x 0 x 1 x
9 1
1 0 x 1 0 x 0 x x 1
1. Modulo 10 Sinkron
126 | Counter
- Penyederhanaan fungsi dengan Peta Karnough
J = 1
K = 1
B
1
B B
3
B
2
00 01 11 10 B
1
B B
3
B
2
00 01 11 10 00 1
x x
1 00
x 1
1 x
01 1 x
x 1
01 x
1 1
x 11 d
d d
d 11
d d
d d
10 1 x
d d
10 x
1 d
d J
1
= B
K
1
= B B
1
B B
3
B
2
00 01 11 10 B
1
B B
3
B
2
00 01 11 10 00 0
1 x
x 00
x x
1 01 0
1 x
x 01
x x
1 11 d
d d
d 11
d d
d d
10 0 d
d 10
x x
d d
J
2
= B
1
. B K
2
= B
1
. B = J
2
B
1
B B
3
B
2
00 01 11 10 B
1
B B
3
B
2
00 01 11 10 00 0
1 00
x x
x x
01 x x
x x
01 1
11 d d
d d
11 d
d d
d 10 0
d d
10 x
x d
d
J
3
= B
2
. B
1
. B = B
2
. J
2
K
3
= B B
1
B B
3
B
2
00 01 11 10 B
1
B B
3
B
2
00 01 11 10 00 0
00 x
x x
x 01 0
1 01
x x
x x
11 d d
d d
11 d
d d
d 10 x
x d
d 10
1 d
d
Counter | 127
o Formula masukan flip-flop
FF0 J
= 1 K
= 1 FF1
J
1
= B
K
1
= B FF2
J
2
= B
1
. B K
2
= J
2
FF3 J
3
= B
2 .
J
2
K
3
= B Keterangan :
B adalah output Q pada FF0
adalah output Q’ pada FF0 B
1
adalah output Q pada FF1 adalah output Q’ pada FF1
B
2
adalah output Q pada FF2 adalah output Q’ pada FF2
B
3
adalah output Q pada FF3 adalah output Q’ pada FF3
o Implementasi formula
Gambar.6.14 Implementasi formula dengan JK flip-flop dan gerbang AND Pada FF0, J
= 1 dan K = 1 maka langsung saja disambung dengan Vcc +5volt
128 | Counter
o Implementasi dengan IC simulasi
Gambar.6.15 Implementasi dengan IC dan LED sebagai indikator output B
3
,B
2
,B
1
,B -
IC yang digunakan: IC 7473 Dual JK FF clr sebanyak 2 buah
IC 7408 Quad 2-In AND sebanyak 1 buah
o Pengamatan dengan Logic Analyzer
Gambar.6.16 Pulsa clock terhadap output B
3
,B
2
,B
1
,B
Counter | 129
Dari pengamatan Logic Analyzer, didapat bahwa:
Pada saat clock 1, kode bilangan biner menunjukkan 0000 Pada saat clock 2, kode bilangan biner menunjukkan 0001
Pada saat clock 3, kode bilangan biner menunjukkan 0010 Pada saat clock 4, kode bilangan biner menunjukkan 0011
Pada saat clock 5, kode bilangan biner menunjukkan 0100 Pada saat clock 6, kode bilangan biner menunjukkan 0101
Pada saat clock 7, kode bilangan biner menunjukkan 0110 Pada saat clock 8, kode bilangan biner menunjukkan 0111
Pada saat clock 9, kode bilangan biner menunjukkan 1000 Pada saat clock 10, kode bilangan biner menunjukkan 1001
Pada saat clock 11, kode bilangan biner menunjukkan 0000
kembali pada penghitungan awal, begitu seterusnya
Pencacah Asinkron modulo 14, kode bilangan biner tersususun dari SR flip-flip yang representasikan dengan JK flip-flop.
o Jumlah FF
2
4-1
14 2
4
, n = 4 o
Layout Bilangan terakhir: 13
10
1101
2
Gambar.6.17 Layout masukan clock pada flip-flop
2. Modulo 14 Asinkron
