Flip-Flop | 77
JK flip-flop diambil dari nama Jack Kilby, dia adalah seorang insinyur penemu IC dari Texas. Dua masukan dari JK Flip-flop adalah J set S dan K
reset R. Sebuah JK flip-flop tidak lain adalah sebuah RS flip-flop dengan dua gerbang yang ditambahkan. Berbeda dengan RS flip-flop maupun CSR flip-flop;
JK flip-flop memanfaatkan feed back umpan balik untuk menghindari keadaan
terlarang Q = ̅ pada SR flip-flop. Output Q dan ̅ dikirim kembali ke lokasi
input berlawanan. Output Q diumpankan ke input K, sedangkan output ̅ ke
input J. Dengan cara seperti ini Q dan ̅ dijamin akan selalu berlawanan satu
sama lain.
Gambar.3.16 JK flip-flop dari gerbang NAND dan NOR beserta simbol bloknya Tabel.3.7 Tabel kebenaran JK flip-flop
JK FF Clock J K
Output ̅̅̅̅
̅̅̅̅̅̅̅ Output berikutnya
Keterangan Q
t
̅ Q
t+1
̅
t+1
- - -
- 1
1 Q
t
̅ memori
1 0 0
- -
1 1
Q
t
̅ memori
1 0 1 0
1 1
1 1
memori 1
0 1 1 1
1 reset
1 1 0 0
1 1
1 set
1 1 0 1
1 1
1 memori
1 1 1 0
1 1
1 set
1 1 1 1
1 1
reset Keterangan:
Q
t
adalah output Q sekarang, dan Q
t+1
adalah output Q berikutnya Memori adalah kondisi Q
t
tetap, Q
t
= Q
t+1
4. JK Flip-Flop
78 | Flip-Flop
Set adalah kondisi perubahan Q
t
, dari Q
t
= 0 menjadi Q
t+1
= 1 Reset adalah kondisi perubahan Q
t
, dari Q
t
= 1 menjadi Q
t+1
= 0
Dari tabel kebenaran, kita dapatkan kondisi-kondisi pokok dalam bentuk tabel eksitasi :
Tabel.3.8 Tabel Eksitasi JK Flip-Flop Input
Perubahan Output
JK ff J
K Q
t
Q
t+1
X 1
X 1
X 1
1 X
1 1
Mirip dengan JK flip-flop, T flip-flop adalah JK flip-flop versi input tunggal dengan menghubungkan kedua input J dan K. Flip-flop ini hanya memiliki satu
masukan dengan pulsa clock. Disebut toggle flip-flop karena kemampuannya untuk melengkapi sebuah kondisi
yakni “peralihan”.
Gambar.3.17 T flip-flop dari gerbang NAND, NOR beserta simbol bloknya
Ketika T = 1 dan Clock = 1, flip-flop membalikkan komplemen nilai output. Sehingga kondisi Q berikutnya adalah komplemen dari keadaan Q
sekarang. Sedangkan ketika T = 0, output Q tidak berubah. Kondisi Q berikutnya sama dengan keadaan Q sekarang.
5. Toggle Flip-Flop
Flip-Flop | 79
Tabel.3.9 Tabel kebenaran T flip-flop Clock T
Output Keterangan
Q ̅
0 0 1
memori 1
1 0 1
Toggle, komplemen Q=0 untuk Q berikutnya 1 1
Q=1, hasil komplemen Q sebelumnya 1
0 1 Q=1, adalah memori dari Q sebelumnya
Flip-flop ini terdiri dari dua flip-flop yang disebut Master dan Slave. Rangakain secara umum Master-Slave flip-flop ini adalah, output dari Master
flip-flop menjadi input untuk Slave flip-flop. Input clock Master flip-flop mendapat pulsa dari clock secara langsung. Sedangkan clock input Slave adalah
invert NOT dari clock input Master. Mengapa ada Master-Slave flip-flop, jika rangkaian yang sederhana sudah
ada? Sebuah flip-flop yang berdiri sendiri mempunyai respon input yang sangat sensitif. Respon yang terlalu sensitif ini menjadi kelemahan semua flip-flop.
Gambar.3.18 Master-Slave D flip-flop dan Master-Slave SR flip-flop
Gambar.3.19 Master-Slave JK flip-flop
6. Master-Slave Flip-Flop
80 | Flip-Flop
Selama satu siklus clock tunggal, keadaan output mungkin mengalami
beberapa perubahan tergantung pada perilaku dari sinyal input selama periode ketika clock = 1. Sedangkan untuk beberapa aplikasi hanya membutuhkan
sekali perubahan output selama satu siklus clock tunggal, sedangkan kepekaan tersebut seringkali merugikan. Untuk sistem seperti ini, Master-Slave flip-flop
adalah solusinya. Siklus tunggal clock adalah keadaan naik kemudian turun, atau dari turun
kemudian naik.
Gambar.3.20 Siklus clock tunggal
Fungsi gerbang NOT pada clock adalah sebagai pengendali antara Master dan Slave.
Kondisi pada separuh pertama siklus tunggal:
Saat Master aktif, output Q dan ̅ “terkunci” sementara. Keadaan ini
terjadi karena Slave masih non-aktif.
Kondisi pada separuh kedua siklus tunggal: Saat Master non-aktif, Slave dalam keadaan aktif. Kemudian output Q dan
̅ dari master yang sempat “terkunci” diteruskan ke input Slave kemudian dikeluarkan dari output Q dan
̅ Slave flip-flop.
Dengan cara seperti inilah, satu siklus clock tunggal hanya ada sekali perubahan output flip-flop.
Flip-Flop | 81
Dalam perancangan pembangkit gelombang kotak dengan IC 555 untuk menentukan nilai komponen, frekuensi dan
duty cycle, bisa dihitung dengan rumus:
Frekuensi F = 1T = 2D CRA + 2RB Duty cycle D = thT = 1-RB RA + 2RB
th = D CRA + RB sedangkan tl = D C RB T= th + tl = D CRA + 2RB
Tabel.3.10 Tabel Eksitasi Flip-Flop Perubahan
Output Logika input sesuai dengan karakter ff
SR ff JK ff
D ff T ff
Q
t
Q
t+1
S R
J K
D T
X X
1 1
1 X
1 1
1 1
X 1
1 1
1 X
X 1
Jawablah soal-soal dibawah ini 1. Apakah yang dimaksud dengan flip-flop?
2. Bagaimanakah suatu SR flip-flop dikatakan dalam keadaan “set”? 3. Pada SR flip-flop, kondisi yang bagaimana keadaan disebut terlarang?
4. Apa yang dimaksud dengan CSR flip-flop? 5. Pada CSR flip-flop, kondisi yang bagaimana keadaan disebut terlarang?
6. Bagaimanakah karakteristik input terhadap output pada D flip-flop? 7. Apa yang membedakan JK flip-flop dengan SR flip-flop?
8. Bagaimanakah T flip-flop itu? 9. Untuk apakah sebuah rangkaian Master-Slave flip-flop?
10. Gambarkan rangkaian palang gerbang SR flip-flop, CSR flip-flop, D flip- flop, JK flip-flop, T flip-flop, Master-Slave flip-flop, beserta simbol bloknya
masing-masing
Rangkuman
Evaluasi
82 | Flip-Flop
Register | 83
Register
Materi : A. Register
B. Transfer Data
Tujuan Pembelajaran : A. Dapat menjelaskan Register
B. Dapat menjelaskan macam-macam transfer data
Register
BAB IV
84 | Register
Pernahkah Anda mengetik angka pada sebuah kalkulator? Pada layar kalkulator biasanya menampilkan angka sesuai dari tombol
yang ditekan. Angka ditampilkan dari digit paling kanan digit terendah kemudian bergeser ke kiri.
Gambar.4.1 Kalkulator
Tentu sudah tidak asing kan? Pergeseran dari kanan ke kiri ini disebut dengan transfer data. Dalam sistem digital pengiriman sebuah deret data bit
dilakukan secara serial dan paralel. Tapi, bagaimana prosesnya secara mendasar? Apa saja yang perlu dipersiapkan? Mari kita pelajari
Semangat belajar
Motivasi
Register | 85
