Pencacah Biner Sinkron Paralel

peta Karnaugh. Tetapi peta Karnaugh untuk masukan LSB, yaitu J dan K , tidak perlu dibuat karena pada umumnya berlaku J = K = 1. Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q X X Q 1 X X J 2 = Q 1 Q Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q X X X 1 Q X X X X K 2 = 1 Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q X X Q 1 X X X J 1 = Q Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q X X X Q X 1 X X K 1 = Q Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 1 1 X 1 Q X X X X J = 1 Q 2 Q 1 Q Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q 2 Q 1 Q X X X X Q 1 1 X X K = 1 Dari semua peta Karnaugh tersebut di atas, maka dapat diperoleh suatu sistem persamaan tidak unik sebagai berikut : J = K = 1 J 1 = K 1 = Q J 2 = Q 1 Q dan K 2 = 1. Atas dasar persamaan tersebut, maka diagram rangkaian pencacah biner sinkron modulo 5 tampak pada Gambar 10.10 seperti berikut : Gambar 10. 10 : Pencacah biner sinkron modulo 5 dengan FF-JK. Semua FF yang berdetak dapat digunakan sebagai komponen rangkaian pencacah biner. Tetapi kebanyakan FF yang digunakan adalah jenis FF-T dan FF-D, oleh karena kedua jenis FF tersebut masing-masing hanya mempunyai satu saluran masukan. Dengan demikian persambungan rangkaian pencacah yang dibuat menjadi lebih sederhana. Perlu diingat bahwa tabel eksitasi setiap jenis FF tidaklah sama. Sehingga dalam membuat tabel kebenaran harus mengacu pada tabel eksitasi dari FF yang dipilih. Q 2 J 2 Ck Q 2 K 2 Q 1 J 1 Ck Q 1 K 1 Q J Ck Q K detak 1 Pencacah paralel yang telah dikemukakan merupakan pencacah naik, yakni mencacah dari bilangan kecil ke bilangan yang semakin besar untuk setiap siklus pencacahan. Ada kalanya juga diperlukan pencacah turun, yakni mencacah dari bilangan yang besar ke bilangan yang lebih kecil untuk setiap siklus pencacahan. Sebagaimana pada pencacah serial, pencacah paralel turun dapat disusun dengan memanfaatkan keluaran komplemen dari FF Q untuk memberikan masukan kepada gerbang logika yang lain biasanya gerbang AND. Sebagai ilustrasi, pencacah paralel naik paga Gambar 10.9 dapat diubah menjadi pencacah paralel turun dengan menghubungkan keluaran Q 1 dan Q ke masukan gerbang AND berturut-turut yang ditempati oleh Q 1 dan Q 0. Keluaran hasil pencahan tetap diambilkan dari Q 2 Q 1 Q . Perhatikan Gambar 10.11 berikut. Gambar 10. 11 : Pencacah biner sinkron turun modulo 5 dengan FF-JK. Pencacah seperti Gambar 10.11 itu akan mencacah mengikuti deretan berikut : Q 2 J 2 Ck Q 2 K 2 Q 1 J 1 Ck Q 1 K 1 Q J Ck Q K detak 1 Q 2 Q 1 Q 1 1 1 1 1 1 1 1 1 1 Untuk tujuan fleksibilitas dapat dibangun pencacah naikturun, artinya satu rangkaian pencacah tersebut dapat difungsikan sebagai pencacah naik atau pencacah turun tergantung kebutuhan. Salah satu cara untuk membuat fungsi tersebut adalah mengendalikannya dengan suatu rangkaian pengendali pada masukan. Rangkaian tersebut digunakan untuk mengendalikan apakah keluaran normal FF Q atau keluaran komplemennya Q diumpankan ke masukan J dan K pada FF berikutnya. Rangkaian pengendali untuk mengatur pencacah naik atau turun itu tampak pada Gambar 10.12. Gambar 10.12 : Rangkaian pengendali pencacah naikturun. Dari gambar 10.12 itu tampak adanya dua jalur masukan, yaitu masukan detak untuk pencacah naik dan masukan detak untuk pencacah turun. Dengan demikian pada masukan Ck dari setiap FF, kecuali FF yang pertama LSB, perlu ditambahkan gerbang AND dan OR dalam konfigurasi seperti gambar 10.12. Untuk lebih jelasnya perhatikan contoh rangkaian pencacah naikturun 3 bit modulo 8 pada Gambar 10.13. Pencacah itu akan mencacah dari 000 naik menuju 111, ketika masukan pengendali Cacahan-naik bernilai 1 dan mencacah dari 111, turun menuju 000 ketika masukan pengendali Cacahan-turun berharga 1. Selama saluran Cacahan-naik dalam keadaan 1 dan saluran Cacahan-turun pada keadaan 0 maka AND-1 dan AND-2 yang aktif menyalurkan detak sedangkan AND-3 dan AND-4 tidak bekerja. Hal ini memungkinkan keluaran Q dan Q 1 terus menuju ke masukan J dan K pada FF berikutnya sehingga pencacah itu akan mencacah naik terhadap detak masukan. Hal yang sebaliknya terjadi ketika saluran Cacahan-naik = 0 dan Cacahan-turun = 1. Detak masukan turun Detak masukan naik FF berikutnya P i naik P i turun Contoh : Rancanglah pencacah biner sinkronparalel naik modulo 6 menggunakan flip- flop JK yang dapat di-reset di-nol-kan dengan hanya menekan satu tombol. FF-2 FF-1 FF-0 AND-2 AND-4 Detak Cacaha n Q 2 J 2 Ck Q 2 K 2 Q 1 J 1 Ck Q 1 K 1 Q J Ck Q K Cacahan 1 1 AND-3 AND-1 Gambar 10.13 : Pencacah paralel naikturun modulo 8. J Q K Q 74LS76 R D S D C K 1 1 J Q K Q 74LS76 R D C K J Q K Q 74LS76 R D S D C K + 5 volt 1 Gambar 10.14 : Pencacah biner sinkron naik modulo 6 Tombol 100  2 2 2 2 1 Masukan Pencacah tersebut memerlukan 3 buah flip-flop modulo 6. Urutan pencacahannya adalah 0-1-2-3-4-5-0-1- dst. Jika nilai 6 biner 110 tercapai, maka keluaran gerbang AND menjadi tinggi yang menyebabkan status keluaran gerbang NOR rendah pada jalur D R dan me-reset semua flip-flop ke nol. Segera setelah semua keluaran flip-flop nol, keluaran gerbang AND menjadi rendah dan menyebabkan gerbang NOR dan saluran D R kembali tinggi, selanjutnya pencacah bekerja kembali. Siklus ini terus berulang sampai tombol manual ditekan. Keadaan tinggi dari tombol menyebabkan pencacah juga ter- reset. Aplikasi 1 : Terlebih dahulu harus melihat bukulembar data CMOS atau TTL dari IC 7490 untuk mempelajari fungsi kaki-kaki pin dan cara kerjanya. Selanjutnya dengan IC tersebut hendak disusun suatu rangkaian guna menghidupkan LED selama 20 ms sekali setiap 100 ms termasuk lama menyala dengan menggunakan sumber detak 50 Hz. Perhatikan Gambar 10.15 berikut Karena 20 ms adalah seperlima dari 100 ms, maka dapat digunakan pencacah modulo 5 dan telah tersedia di dalam IC 7490. Untuk menentukan keluaran Q Q 1 Q 2 Q 3 C P1 C P0 MR 1 MR 2 MS 1 MS 2 7490 270  + 5 volt 7404 LED Sumber detak 50 Hz Gambar 10.15 : Konfigurasi 7490 debagai pencacah modulo 5. mana yang digunakan untuk mengendalikan LED, maka perhatikan bentuk gelombang yang dikeluarkan oleh IC 7490 dalam konfigurasi pencacah modulo 5 seperti tampak pada Gambar 10.16. Jika frekuensi detak masukan 50 Hz, maka setiap cacahan akan habis selama 20 ms 150 Hz. Saluran keluaran Q 3 akan tinggi selama 20 ms sekali dalam setiap 100 ms. Sehingga dengan membalik memasang gerbang NOT saluran Q 3 , maka dapat digunakan untuk mengendalikan LED LED dapat menyala ketika katoda lebih negatif dari pada anoda. Aplikasi 2 : Pelajari fungsi kaki-kaki pin dan cara kerja dari IC 74190 melalui bukulembar datanya CMOS atau TTL. Selanjutnya dengan IC tersebut hendak disusun suatu rangkaian pencacah sinkron yang akan mencacah naik dari 0 sd 9, kemudian mencacah turun dari 9 sd 0, selanjutnya mencacah naik lagi dari 0 sd 9, demikian seterusnya terjadi berulang-ulang. Perhatikan Gambar 10.17 berikut 1 2 3 4 5 6 7 8 9 10 11 C P1 Q 3 Q 1 Q 2 20 ms 1 2 3 4 1 2 3 4 Gambar 10.16 : Bentuk gelombang keluaran pencacah modulo 5 dari 7490 Oleh karena cacahannya 0 sd 9, maka rangkaian tersebut berperan sebagai pencacah BCD biner coded decimal. Kemudian diinginkan pula mencacah naik-turun-naik-turun dan seterusnya, maka dipilih rangkaian pencacah yang dapat balik seperti 74190. Jika terminal U D di-toggle setiap kali satu putaran tercapai terminal TC aktif, maka secara otomatis arah cacahannya dapat balik. Ketika pertama kali dikenai daya, maka 74190 akan termuati secara paralel misalnya dengan 5 0101 dan jalur arah pada status 1. Angka 5 0101 terjadi secara acak dapat angka lain antara 0 sd 9. Kemuadian pencacah menghitung turun hingga 0 dan pada saat itu TC akan tinggi yang menyebabkan flip-flop ter-toggle dan merubah jalur arah menjadi 0. Dengan sumber detak yang terus-menerus bekerja, pencacah tersebut akan mencacah balik dan memulai pencacahan naik. Ketika mencapai angka 9, saluran TC menjadi tinggi dan mengubah arah cacahan lagi. Demikian seterusnya proses tersebut terjadi berulang-ulang. PE D D 1 D 2 D 3 UD RC S D J Q C P 1 1 1 1 1 0 Arah Sumber Detak NC Keluaran 7414 1 nF 1 k  + 5 V Gambar 10.17 : Pencacah BCD dengan IC 74190.

3. Soal-soal :

1. Berapakah modulus besar modulo suatu pencacah yang mengeluarkan pencacahan dari : a. 0 sd 5 b. 7 sd 0 c. 0 sd 11 d. 2 sd 15 e. 12 sd 3. 2. Berapa banyak flip-flop JK yang diperlukan untuk membangun pencacah biner dengan bilangan modulo berikut ? a. Modulo 2 b. Modulo 7 c. Modulo 15 d. Modulo 20 e. Modulo 33. 3. Pada saluran masukan pencacah biner tak sinkron 5 bit dikenai frekuensi 18 Mhz. Berapakan frekuensi yang dikeluarkan melalui terminal berikut ? a. 2 b. 2 1 c. 2 2 d. 2 3 e. 2 4 . 4. Gambarkanlah diagram pewaktu bentuk gelombang pada pencacah biner naik 5 bit untuk 15 detak masukan. 5. Gambarkanlah diagram pewaktu bentuk gelombang pada pencacah biner turun 3 bit untuk 10 detak masukan. 6. Rangkaian pencacah juga dapat difungsikan sebagai rangkaian pewaktu timer. Rancanglah rangkaian pencacah yang akan menghidupkan LED selama 6 detik setelah penekanan suatu tobol. Sumber detak yang tersedia berfrekuensi 60 Hz 7. Rancanglah suatu rangkaian pencacah tak sinkron yang dapat mencacah 0-1-2-3-4-5-6-7-8-9-10-11 kemudian berhenti untuk menyalakan LED sebagai tanda bahwa proses pencacahan berhenti. Proses pencacahan tersebut dimulai dengan cara menekan suatu tombol. 8. Rancanglah suatu rangkaian pencacah riak tak sinkron yang dapat menyalakan LED selama 40 ms dan mematikannya selama 20 ms. Frekuensi detak yang dikenakan pada pencacah tersebut sebesar 100 Hz. 9. Perhatikan gambar berikut, kemudian gambarlah bentuk gelombang pada saluran 2 , 2 1 , dan 2 2 untuk 10 detak masukan pada saluran K C Berapakah besar bilangan modulo dari rangkaian pencacah berikut ? 10. Rancanglah rangkaian pencacah biner sinkron naik modulo 7 dengan menggunakan flip-flop JK. Kemudian gambarkan bentuk gelombang pada setiap bit keluaran untuk 15 detak masukan . J Q K Q 74LS76 R D S D C K 1 1 J Q K Q 74LS76 R D C K J Q K Q 74LS76 R D S D C K 2 2 2 2 1

BAB XI REGISTER

1. Register

Register merupakan suatu piranti yang digunakan untuk menyimpan sementara data digit. Data di dalam register itu dapat digeser, dibaca ataupun dihapus. Register dapat disusun secara langsung dengan flip-flop. Sebuah flip- flop FF dapat menyimpan store atau mengingat memory atau mencatat register data 1 bit. Jika ada n buah FF tentu saja dapat menyimpan data n bit. Dengan kata lain sederet FF dalam konfigurasi tertentu merupakan register yang kepadanya dapat dituliskan write suatu data atau dari register itu dapat dibaca read data yang tersimpan sebelumnya. Pekerjaan menulis, mengingat, dan menggeser data dapat dipikirkan pada kalkulator. Untuk memasukkan bilangan 45, pertama menekan tombol tut 4 dan segera dilepaskan. Angka 4 muncul pada tampilan kalkulator. Berikutnya menekan tombol 5 dan segera dilepaskan. Tampak bahwa angka 4 tidak hilang ter-memory tetapi tergeser ke kiri satu posisi dan bilangan 45 segera muncul pada tampilan. Dalam proses operasi bilangan yang angka-angkanya dimasukkan menurut urutan tertentu, maka sebelum dioperasikan angka itu harus dicatat disimpan lebih dahulu. Misalnya dilakukan operasi penjumlahan 2 dan 7. Mula-mula dimasukkan 2, kemudian tekan tombol operasi penjumlahan +. Angka 2 ini harus disimpan dicatat agar nantinya dapat diproses bersama angka 7 yang dimasukkan kemudian. Kedua ilustrasi tersebut menunjukkan bahwa register memiliki ingatan angka atau angka-angka muncul meskipun penekanan tombol dilepaskan, dapat dikenakan pergeseran shift, dan dapat mencatat atau menyimpan data. Data tersebut ditampung atau disimpan dalam sekelompok flip-flop yang disebut register. Operasi yang paling sering dilakukan kepada data yang disimpan di dalam register adalah operasi pergeseran shift atau pemindahan transfer. Hal ini mencakup pemindahan data dari satu FF ke FF lain maupun dari satu register ke register lain. Gambar 11.1 menunjukkan pemindahan data dari satu register misal register X ke register lain misal register Y yang masing-masing register tersusun dari FF-D. Dengan mengenakan pulsa transfer, nilai yang tersimpan paxa X dipindahkan ke Y , X 1 ke Y 1 , dan X 2 ke Y 2 . Pemindahan data dari register X ke register Y tersebut merupakan pemindahan secara sinkron, karena nilai dari X , X 1 dan X 2 dipindahkan secara bersamaan paralel berturut-turut ke dalam Y , Y 1 dan Y 2 . Jika isi register X dipindahkan ke register Y bit demi bit, maka pemindahan semacam ini disebut sebagai pemindahan secara serial. Gambar 11.2 berikut menunjukkan dua register masing-masing 3 bit yang dihubungkan sedemikian hingga isi register X dipindahkan digeser secara serial ke dalam register Y. Jenis FF yang digunakan adalah FF-D karena memerlukan persambungan yang lebih sedikit dari pada FF-JK. X X D Y Ck Y X 1 X D Y 1 Ck Y X 2 X D Y 2 Ck Y Pulsa transfer Register X Register Y Gambar 11.1 : Pemindahan data antar register. D X 2 Ck D X 1 Ck D X Ck D Y 2 Ck D Y 1 Ck D Y Ck Pulsa geser Gambar 11.2 : Pemindahan data antar register secara serial.