Soal-soal RANGKAIAN PEMBANDING DAN PENJUMLAH

BAB VIII FLIP-FLOP BISTABIL

Rangkaian-rangkaian gerbang logika seperti penjumlah, pembanding, dekoderdemultiplekser, dan multiplekser merupakan rangkaian kombinasional. Keadaan keluaran rangkaian tersebut pada suatu saat hanya tergantung pada keadaan masukannya pada saat itu juga. Keadaan masukan ataupun keluaran sebelumnya sama sekali tidak mempengaruhi keadaan keluaran berdasarkan masukan terbarunya. Hal semacam ini menunjukkan bahwa pada rangkaian kombinasional tidak memiliki kemampuan untuk mengingat atau tidak mampu menyimpan keadaan yang pernah dihasilkan sebelumnya. Dengan kata lain, rangkaian kombinasional tidak memiliki unit pengingat memori. Piranti digital yang dapat diprogram, seperti komputer, selain tersusun dari rangkaian kombinasional tetapi juga terdiri dari unit-unit pengingat memori. Unit pengingat ini merupakan rangkaian sekuensial, yaitu suatu sistem digital yang keadaan keluarannya pada suatu saat selain ditentukan oleh keadaan masukannya pada saat itu tetapi juga tergantung pada keadaan masukan danatau keluaran pada saat sebelumnya. Jadi jelas bahwa pada sistem sekuensial diperlukan unit pengingat atau memori yang digunakan untuk menyimpan data masa lalunya. Unit terkecil dari rangkaian digital yang memiliki kemampuan untuk mengingat tersebut adalah flip-flop FF. Flip- flop juga disebut sebagai multivibrator bistabil, dwimantap, atau pengunci latch. Dengan adanya flip-flop dunia digital menjadi semakin semarak. Flip-flop adalah suatu rangkaian yang memiliki dua keadaan stabil. Keluaran flip-flop bertahan pada satu keadaan hingga ada pulsa pemicu yang menyebabkan keluarannya berubah ke keadaan yang lain. Pulsa pemicu tersebut berlangsung sangat singkat pendek dan tepat. Sekali dipicu flip-flop akan mempertahankan keadaannya yang baru dan menyimpan data sesudah adanya perintah masukan berhenti. Flip-flop banyak digunakan dalam rangkaian elektronik seperti pencacah, register, dan memori. Flip-flop memiliki banyak jenis yaitu FF-SR, FF-SR Berdetak, FF-JK, FF-JKMS, FF-D, dan FF-T. Dengan mempelajari jenis flip-flop yang paling sederhana terlebih dahulu diharapkan dapat lebih mudah untuk memahami jenis-jenis flip-flop yang lebih rumit. Semua flip-flop yang akan dibahas pada modul ini tersusun dari gerbang-gerbang logika. Pada dasarnya Flip-flop merupakan rangkaian logika dengan dua keluaran Q dan Q dengan keadaan yang saling berkebalikan saling komplemen. Gambar 8.1 adalah simbol flip-flop pada umumnya. Gambar 8.1 : Simbol umum flip-flop. Jika sebuah flip-flop dikatakan berada pada keadaan tinggi 1 atau rendah 0, maka yang dimaksud adalah keadaan pada keluaran normal Q. Tentu saja keluaran komplemen Q selalu berkebalikan dengan Q. Dengan demikian ada dua keadaan kerja yang mungkin dari satu flip-flop. Kedua keadaan kerja tersebut adalah 1. Q = 0 dan Q = 1 atau 2. Q = 1 dan Q = 0.

1. Flip-flop Set-Reset FF-SR.

Flip-flop Set-Reset FF-SR merupakan jenis flip-flop yang paling sederhana dan merupakan dasar dari rangkaian flip-flop jenis lain. Nama lain dari FF-SR adalah Flip-flop Set-Clear FF-SC. Flip-flop pada dasarnya terbentuk dari dua gerbang logika NOT yang keluaran dan masukannya dihubungkan secara saling-silang cross coupled. Perhatikan Gambar 8.2. Q Q Keluaran FF Masukan Preset Clear Sepasang gerbang NOT yang dihubungkan saling-silang tersebut masih bersifat sangat mendasar dan belum sempurna. Rangkaian tersebut hanya dibangun untuk mengubah keadaan dengan cara sederhana, yaitu menghubung-pendekkan dengan tanah guna menghasilkan keluaran mana saja pada keadaan tinggi 1. Gambar 8.2 : Rangkai flip-flop dasar. Flip-flop yang demikian tentu saja kurang luwes. Flip-flop yang luwes adalah flip-flop yang dapat dikendalikan. Flip-flop yang sedikit lebih luwes dapat disusun dari gerbang NAND atau NOR. Tetapi kita akan menyusun satu jenis flip-flop, yaitu FF-SR dari dua gerbang logika NAND. Perhatikan Gambar 8.3. Gambar 8.3 : FF-SR dari sepasang gerbang NAND. Masukan S dan R biasanya berada pada keadaan 1 dan salah satu dari keduanya harus dikenai pulsa rendah 0 apabila ingin mengubah keadaan keluaran flip-flop. Jika keadaan masukan S = R = 1, salah satu kemungkinan keluarannya adalah Q = 0 dan Q = 1. Dengan Q = 0, kedua masukan NAND- 2 adalah 0 dan 1 yang menghasilkan Q = 1. Keadaan ini menyebabkan kedua masukan NAND-1 menjadi 1 dan keluarannya Q = 0. Sebenarnya, asalkan keluaran NAND-1 dalam keadaan 0 akan menghasilkan keluaran NAND-2 dalam keadaan 1 dan keluaran NAND-1 bertahan pada 0. Q Q Q Q S R 1 2 Kemungkinan yang kedua adalah Q = 1 dan Q = 0. Keadaan ini akan menghasilakn 0 pada keluaran NAND-2 yang mempertahankan keluaran NAND-1 berharga 1. Maka ada dua kemungkinan keadaan jika S = R = 1. Terlihat bahwa suatu keadaan akan tergantung apa yang telah terjadi pada masukan sebelumnya. Selanjutnya kita selidiki ketika Q = 1 dan Q = 0 yang mendahului pulsa SET yang dimasukkan. Karena Q = 0 selalu menahan keluaran NAND-1 dalam keadaan 1, maka pulsa 0 pada S tidak mengubah sesuatu. Ketika S = 1 keluaran flip-flop masih dalam keadaan Q = 1 dan Q = 0. Hal ini dapat disimpulkan bahwa jika S = 0 akan menyebabkan keluaran flip-flop berakhir pada keadaan Q = 1. Operasi ini dikatakan men-set flip-flop. Keadaan Q = 1 ini juga disebut keadaan set. Sekarang kita tinjau jika R = 0, S = 1 dan ketika Q = 0, Q = 1 mendahului pulsa R = 0 tadi. Karena Q = 0 selalu membuat keluaran NAND-2 dalam keadaan 1, maka masukan 0 pada R tidak memiliki pengaruh. Ketika R kembali 1, keluaran flip-flop itu masih Q = 0 dan Q = 1. Keadaan lain jika Q = 1 mendahului masukan pulsa RESET. Ketika R = 0, Q menjadi 1 dan hal ini memaksa Q menjadi 0 sehingga kedua masukan NAND-2 adalah 0. Maka ketika R kembali 1, keluaran NAND-2 tetap 1 yang membuat keluaran NAND-1 dalam keadaan 0. Akhirnya dapat disimpulkan bahwa keadaa 0 pada R menyebabkan keluaran flip-flop Q = 0. Operasi ini disebut me-reset atau meng-clear flip-flop. Keadaan Q = 0 juga disebut sebagai keadaan reset atau clear. Akhirnya ketika secara bersamaan dibuat S = R = 0. Hal ini akan menghasilkan kedua keluaran NAND Q = Q = 1. Jelas bahwa keadaan ini tidak diinginkan, karena kedua keluaran flip-flop harus saling komplemen. Selanjutnya ketika masukan-masukan S dan R kembali menjadi 1, maka keadaan keluaran flip-flop akan tergantung masukan yang lebih dahulu menjadi 1. Perubahan secara bersamaan menjadi 1 akan menghasilkan keluaran yang tidak dapat diprediksi. Oleh karena itu, keadaan S = R = 0 tidak