dari FF-D adalah menghindari terjadinya keadaan S = R = 1 yang terlarang. Sedangkan FF-T tidak lain adalah FF-JK yang kedua masukan J dan K
dihubungkan menjadi satu. Baik FF-D maupun FF-T dapat disusun dari FF- JK-MS. Rangkaian kedua flip-flop tersebut tampak pada Gambar 8.10 dan
Gambar 8.11.
Gambar 9.10 : a. Rangkaian Flip-flop D dan b. Simbol Flip-flop D.
Gambar 8.11 : a. Rangkaian Flip-flop T dan b. Simbol Flip-flop T.
Dengan melakukan analisis akan diperoleh tabel kebenaran kedua flip-flop sebagai berikut :
D Q
n
Q
n+1
T Q
n
Q
n+1
1 1
1 1
1 1
1 1
1 1
1 1
a b
D SJ Q
Ck RK Q
_ D Q
Ck Q
_
T J Q
Ck K
_ T Q
Ck Q
_ a
b
5. Flip-flop yang Dilengkapi dengan Preset dan Clear
Sebelum suatu FF dioperasikan sangat diperlukan untuk mengatur keadaan awal dari FF tersebut. Untuk keperluan inilah maka suatu FF sering
dilengkapi dengan fasilitas masukan preset Pr dan clear Cr, atau kadang- kadang masukan clear Cr saja. Bentuk sederhana dari FF-JK yang dilengkapi
dengan masukan Pr dan Cr tampak pada Gambar 8.12.
Gambar 8.12 : a FF-JK yang dilengkapi dengan Preset dan Clear. b Simbol FF-JK dengan Pr dan Cr
Tanpa menunggu adanya pulsa detak, keluaran Q = 1 jika Pr = 0 dan Cr = 1. Selanjutnya keluaran Q = 0 jika Pr = 1 dan Cr = 0. Keadaan Pr = Cr = 0 perlu
dihindari karena akan mengakibatkan keadaan terlarang yakni Q = Q = 1. Setelah dilakukan pengaturan keadaan awal keluaran FF, maka masukan Pr
dan Cr harus dikembalikan ke keadaan 1 sehingga FF bekerja sebagaimana yang seharusnya.
6. Tabel Eksitasi
Tabel eksitasi menyatakan tabel yang berisi kombinasi keadaan masukan suatu FF untuk mendapatkan eksitasi loncatan keadaan keluaran dari keadaan
awal Q
n
ke keadaan berikutnya Q
n+1
yang dimungkinkan. Tabel ini sangat berguna untuk merancang rangkaian pencacah sinkron. Karena berdasarkan
tabel eksitasi ini akan dapat dibuat tabel transisi dari suatu rangkaian digital sekuensial, misalkan rangkaian pencacah biner sinkron. Tabel eksitasi suatu FF
diturunkan dari tabel kebenaran FF yang bersangkutan. Berikut ini dikemukakan J
Ck
K Pr
Cr Q
Q
Pr
J Q Ck
K Q _
a b
tebel eksitasi untuk FF-SR, FF-JK, FF-D, dan FF-T. Tabel eksitasi FF-JK-MS sama dengan tabel eksitasi FF-JK.
Q
n
Q
n+1
S R J K
D T
0 0 x
0 x 1
1 0 1 x
1 1
1 0
0 1 x 1
1 1
1 x 0
x 0 1
Beberapa contoh cara membuat tabel eksitasi dapat dilihat pada FF-JK. Dengan melihat tabel kebenaran untuk FF-JK yang terdahulu, terbukti bahwa agar
keluaran FF-JK berubah dari keadaan awal 0 atau Q
n
= 0 ke keadaan berikutnya 0 atau Q
n+1
= 0 maka nilai J = 0 sedangkan nilai K boleh 0 atau 1. Dengan kata lain nilai K boleh sembarang yang dituliskan dengan tanda x.
Selanjutnya, agar pada keluarannya berubah dari 0 ke 1, maka haruslah J = 1 dan K sembarang. Demikian seterusnya untuk perubahan yang lain. Cara
tersebut juga berlaku untuk FF yang lain.
7. Aplikasi Flip-flop
Flip-flop banyak diaplikasikan dalam berbagai persoalan. Aplikasi yang paling utama adalah pada register dan pencacah. Karena penting dan luasnya,
maka kedua persoalan tersebut akan dibahas dalam bab tersendiri. Berikut ini hanya dikemukakan beberapa aplikasi yang relatif sederhana dan spesifik.
Komputer digital sering memerlukan rangkaian untuk mengingat apakah hasil terakhir dari suatu operasi matematik bernilai lebih besar , kurang dari
atau sama dengan = nol 0. Rangkaian berikut dapat digunakan untuk menyelesaikan tugas tersebut. Tiga buah gerbang NAND empat masukan
disusun untuk membentuk flip-flop 3 keadaan. Bagian masukannya terdiri dari tiga saluran
A
,
B
, dan
C
, bagian keluarannya juga terdiri dari tiga saluran A, B, dan C. Rangkaian tersebut bersifat aktif rendah active low. Hanya satu dari
