Rangkaian Pembanding Comparator RANGKAIAN PEMBANDING DAN PENJUMLAH

Gambar 7.3 : Diagram rangkaian Y = A + B AB Masih banyak cara lain untuk membuat EX-OR dengan memanipulasi logika, dan untuk meyakinkan gambar 7.3 dapat diperiksa tabel kebenaran melalui pernyataan logikanya. Dengan cara sebagaimana telah dikemukakan di atas, dapat dibuat rangkaian pembanding dua masukan dengan keadaan keluaran yang lain, misalnya jika A = B maka Y = 1, dan jika A B maka Y = 0. Tabel kebenaran untuk keadaan tersebut tercantum pada tabel 7.2 berikut. Tabel 7.2 Baris Ke Masukan Keluaran A B Y 1 1 1 2 1 3 1 1 1 Untuk mewujudkan rangkaian yang memenuhi tabel 7.2, terlebih dahulu kita susun dalam Peta Karnaugh seperti tampak pada Gambar 7.4 di bawah ini. B A Y A B A A B 1 B 1 Gambar 7.4 : Peta Karnaugh untuk tabel 7.2 Sesuai dengan bentuk minterm-nya, maka berdasarkan peta pada gambar 7.4 di atas dapat dituliskan pernyataan Booleannya sebagai Y = fA,B =  m0,3 = AB + A B 7.2 Dari persamaan 7.2 dapat direalisasikan diagaram rangkaian gerbang logikamya seperti tampak pada Gambar 7.5 di bawah ini. Gambar 7.5 : Diagram rangkaian Y = AB + A B Sebenarnya diagram rangkaian pada gambar 7.5 tersebut telah dikenal dengan baik sebagai gerbang EX-NOR Exclusive NOR. Jika diperhatikan dengan seksama, diagram rangkaian tersebut memiliki fungsi membandingkan masukan A terhadap B yang hasil pembandingannya menentukan keadaan keluaran Y. Y = 0 berarti A B dan bila Y = 1 berarti A = B. Perlu diketahui bahwa rangkaian di atas bukanlah satu-satunya jawaban. Dengan menggunakan persamaan logika lain dapat diperoleh rangkaian yang lain lagi. B A Y Dua rangkaian pembanding yang telah dibahas merupakan pembanding 1 bit dengan satu jalur keluaran, yaitu Y. Selanjutnya dicoba untuk merancang rangkaian pembanding 1 bit tetapi dengan tiga jalur keluaran. Jalur pertama X untuk keluaran bila A B, jalur ke dua Y untuk keluaran A = B, dan jalur ke tiga Z untuk keluaran A B. Langkah pertama yang kita tempuh adalah membuat tabel kebenaran. Perhatikanlah tabel 7.3 berikut ini. Tabel 7. 3. Baris ke Masukan Keluaran A B X Y Z 1 1 1 1 2 1 1 3 1 1 1 Berdasarkan tabel 7.3 tersebut selanjutnya dituangkan dalam Peta Karnaugh untuk setiap jalur keluaran. Hasil penuangannya tampak pada Gambar 7.6 di bawah ini. A B A A B B 1 Gambar 7.6 a : Peta Karnaugh tabel 7.3 untuk Jalur keluaran X. Persamaan logika untuk keluaran X adalah : X = A B 7.3 A B A A B 1 B 1 Gambar 7.6 b : Peta Karnaugh tabel 7.3 untuk Jalur keluaran Y. Persamaan logika untuk keluaran Y adalah : Y = AB + A B 7-4 Perwujudan diagram rangkaian gerbang logika dari gambar 7.6 a, b, dan c di atas tampak pada Gambar 7.7 di bawah ini. Gambar 7.7 : Diagram rangkaian pembanding 1 bit dengan tiga jalur keluaran. Pembanding yang memiliki tiga jalur keluaran lebih banyak dijumpai pada pembanding 2 bit atau lebih. Sampai di sini baru dibahas pembanding dua bilangan A dan B masing-masing 1 bit. Artinya A dapat bernilai 1 atau 0, B A Y X Z A B A A B 1 B Gambar 7.6 c : Peta Karnaugh tabel 7.3 untuk Jalur keluaran Z. Persamaan logika untuk keluaran Z adalah : Z = A B 7-5 demikian pula B hanya berharga 1 atau 0. Selanjutnya, hendak dirancang rangkaian pembanding dua bilangan A dan B yang masing masing terdiri dari 2 bit, di mana dapat dinyatakan bahwa A = A 1 A 2 dan B = B 1 B 2 . Dengan demikian A atau B masing-masing dapat bernilai 00, 01, 10, 11. Tabel 7.4 berikut menampilkan tabel kebenaran pembanding 2 bit dengan tiga jalur keluaran berturut -turut X untuk A B, Y untuk A = B, dan Z untuk A B. Tabel 7.4 : Baris ke Masukan Keluaran A B X Y Z A 1 A 2 B 1 B 2 1 1 1 1 2 1 1 3 1 1 1 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1 1 8 1 1 9 1 1 1 10 1 1 1 11 1 1 1 1 12 1 1 1 13 1 1 1 1 14 1 1 1 1 15 1 1 1 1 1 Dari tebel 7.4, guna menentukan persamaan logikanya, dapat dituangkan ke dalam Peta Karnaugh untuk masing-masing jalur keluaran X, Y, dan Z. Perhatikan Gambar 7.8 : a, b, dan c berikut ini. A 2 A 1 B 2 B 1 A 2 A 1 A 2 A 1 A 2 A 1 A 2 A 1 B 2 B 1 1 1 1 B 2 B 1 1 1 B 2 B 1 B 2 B 1 1 Gambar 7.8 a : Peta Karnaugh tabel 7.4 untuk jalur keluaran X Persamaan logika untuk jalur keluaran X berdasarkan pada gambar 7.8 a di atas adalah X = A 2 B 2 + A 2 A 1 B 1 + A 1 B 2 B 1 7-6 A 2 A 1 B 2 B 1 A 2 A 1 A 2 A 1 A 2 A 1 A 2 A 1 B 2 B 1 1 B 2 B 1 1 B 2 B 1 1 B 2 B 1 1 Gambar 7.8 b : Peta Karnaugh tabel 7.4 untuk jalur keluaran Y. Persamaan logika untuk jalur keluaran Y berdasarkan pada gambar 7.8 b di atas adalah Y = A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 7-7 A 2 A 1 B 2 B 1 A 2 A 1 A 2 A 1 A 2 A 1 A 2 A 1 B 2 B 1 B 2 B 1 1 B 2 B 1 1 1 1 B 2 B 1 1 1 Gambar 7.8 c : Peta Karnaugh tabel 7.4 untuk jalur keluaran Z. Persamaan logika untuk jalur keluaran Z berdasarkan pada gambar 7.8 c di atas adalah Z = A 2 B 2 + A 2 A 1 B 1 + A 1 B 2 B 1 7-8 Diagram rangkaian gerbang logika berdasarkan pada persamaan 7-6, 7-7, dan 7-8 adalah seperti tampak pada Gambar 7.9 berikut ini. Gambar 7.9 : Diagram rangkaian pembanding 2 bit dengan tiga jalur keluaran. A 1 A 2 B 1 B 2 X Z Y Gambar 7.9 bukanlah satu-satunya jawaban untuk rangkaian pembanding 2 bit tiga jalur keluaran. Selanjutnya persamaan 7-6, 7-7, atau 7-8 dapat dimodifikasi untuk mendapatkan persamaan logika lain yang setara. Sebagai contoh perhatikan persamaan 7-7 yang dapat dimodifikasi menjadi Y = A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 + A 2 A 1 B 2 B 1 = A 2 B 2 A 1 B 1 + A 1 B 1 + A 2 B 2 A 1 B 1 + A 1 B 1 = A 2 B 2 + A 2 B 2 A 1 B 1 + A 1 B 1 7-9 Diagram rangkaian gerbang logika dari persamaan 7-9 tersebut dapat dilihat pada Gambar 7.10 berikut. Gambar 7.10 : Diagram rangkaian dari persamaan 7-9. Jika gambar 7.10 tersebut digantikan pada blok keluaran Y dari gambar 7.9 akan didapatkan satu model diagram rangkaian pembanding 2 bit tiga keluaran yang berbeda dari sebelumnya. Demikian seterusnya dapat dirancang model- model rangkaian pembanding 2 bit. Oleh karena telah dikenal langkah-langkah untuk merancang suatu rangkaian pembanding, maka selanjutnya diagram rangkaian pembanding lebih disederhanakan. Suatu contoh penyederhanaan diagram rangkaian pembanding dapat dilihat pada Gambar 7.11 di bawah ini. A 1 B 1 A 1 B 1 A 2 B 2 A 2 B 2 Y Dengan langkah-langkah sebagaimana telah dikemukakan di atas, dapat dirancang rangkaian-rangkaian pembanding 3 bit, 5 bit, dan seterusnya. Tentu saja semakin besar bit-nya, semakin rumit rangkaiannya. Sebagai tambahan informasi untuk keperluan praktis, dalam membuat rangkaian pembanding dengan jumlah bit yang lebih besar digunakan rangkaian-rangkaian pembanding lain yang pada bagian masukannya dilengkapi dengan tiga terminal masukan tambahan. Ketiga terminal masukan tambahan tersebut adalah AB, A=B, dan AB. Sebagai contoh pada Gambar 7.12 berikut adalah pembanding 2 bit tiga keluaran yang dilengkapi dengan tiga terminal masukan tambahan. A 2 A 1 B 2 B 1 AB A=B AB X Y Z Gambar 7.11 b : Diagran rangkaian pembanding 2 bit A B AB A=B AB X Y Z Gambar 7.11 a : Diagran rangkaian pembanding 1 bit A 3 A 2 A 1 B 3 B 2 B 1 AB A=B AB X Y Z Gambar 7.11 c : Diagran rangkaian pembanding 3 bit Sifat dari ketiga terminal masukan tambahan tersebut disusun sedemikian hingga memenuhi syarat berikut : 1. Keluaran X bernilai 1 jika terminal masukan tambahan AB berharga 1. 2. Keluaran Z bernilai 1 jika terminal masukan tambahan AB berharga 1. 3. Jika terminal masukan tambahan A = B berharga 1 maka keluaran X, Y, dan Z dari pembanding tergantung pada data masukan. Dengan rangkaian pembanding yang memenuhi sifat-sifat tersebut kita dapat menggabung secara kaskade dua buah pembanding 2 bit untuk membentuk sebuah pembanding 4 bit. Rangkaian hasil penggabungan tersebut diperlihatkan pada Gambar 5.13 berikut. Gambar 7.13 : Pembanding 4 bit yang disusun dari 2 buah pembanding 2 bit. Gambar 7.12 : Diagran rangkaian pembanding 2 bit 3 keluaran yang dilengkapi dengan 3 terminal masukan tambahan. A 2 A 1 B 2 B 1 A AB A=B B AB AB A=B X Y Z A, MSB B, MSB A 2 A 1 X B 2 Y B 1 Z AB A=B 1 Pembanding 1 A, LSB B, LSB A 2 A 1 B 2 B 1 AB A=B Pembanding 2 X Y Z Berdasarkan pada gambar 7.13, pembanding-1 sebagai masukan MSB most significant byte dan tiga terminal masukan tambahan harus dibuat sedemikian hingga terminal AB bernilai 0, terminal A=B bernilai 1, dan terminal AB bernilai 0. Hal itu didasarkan pada suatu konsekuensi logis bahwa membandingkan dua bilangan lebih efisien apabila lebih dahulu membandingkan MSB-nya. Jika MSB bilangan A lebih besar dari pada MSB bilangan B, dengan sendirinya A B dan tidak perlu lagi untuk membandingkan LSB dari kedua bilangan. Pembandingan LSB dilakukan hanya apabila MSB kedua bilangan yang dibandingkan berharga sama. Misalkan kita hendak membandingkan bilangan A = 8732, bilangan B = 4299, dan bilangan C = 8751. Untuk bilangan A anggaplah memiliki MSB-A = 87 dan LSB-A = 32. Untuk bilangan B memiliki MSB-B = 42 dan LSB-B = 99. Sedangkan untuk bilangan C memiliki MSB-C = 87 dan LSB-C = 51. Bilangan mana yang lebih besar antara A dan B ? Pertama bandingkan MSB-A dan MSB-B yang berturut-turut adalah 87 dan 42. Jelas MSB-A lebih besar dari pada MSB-B dengan demikian AB, dan tidak perlu membandingkan LSB-A dan LSB-B. Bilangan mana yang lebih besar antara A dan C ? Karena MSB-A = MSB-C = 87, maka perlu untuk membandingkan LSB-A dan LSB-C. Ternyata LSB-C = 51 lebih besar dari pada LSB-A = 32, dengan demikian CA. Dengan cara yang sama, dapat menggabungkan dua pembanding 4 bit IC-7485 menjadi satu pembanding 8 bit, dan diagram rangkaiannya diperlihatkan pada Gambar 7.14 di bawah ini. Gambar 7.14 : Pembanding 8 bit yang disusun dari 2 buah pembanding 4 bit. A, MSB B, MSB 4 bit X Y 4 bit Z AB A=B 1 Pembanding 1 A, LSB B, LSB 4 bit 4 bit AB A=B Pembanding 2 X Y Z Dengan susunan seperti gambar 7.14, jika 4 bit data MSB-A A 8 A 7 A 6 A 5 lebih besar dari pada 4 bit data MSB-B B 8 B 7 B 6 B 5 , yang keduanya dimasukkan pada pembanding-1 sebelah kiri, maka keluaran X dari pembanding-1 akan bernilai 1. Keadaan ini akan mengakibatkan keluaran X dari pembanding-2 bernilai 1. Sebaliknya jika 4 bit data MSB-A lebih kecil dari pada 4 bit data MSB-B, maka keluaran Z dari pembanding-1 akan bernilai 1, dan akan membuat keluaran Z pada pembanding-2 berharga 1. Sedangkan jika 4 bit MSB-A dan MSB-B bernilai sama, maka keluaran Y pembanding-1 akan berharga 1. Pada keadaan ini keluaran Y pembanding-2 akan tergantung pada nilai 4 bit data LSB-A A 4 A 3 A 2 A 1 dan LSB-B B 4 B 3 B 2 B 1 . Contoh : a. Ketika data A 3 A 2 A 1 A 3 dan B 3 B 2 B 1 B 3 dikenakan pada masukan, maka keluaran dari keluaran dari keempat EX-NOR tersebut adalah 1, sehingga keluaran dari gerbang AND adalah Y = 1. b. Pada kasus tersebut keluaran tiga gerbang EX-NOR petama adalah 1, tetapi keluaran EX-NOR yang ke empat adalah 0 karena kedua masukannya tidak sama, sehingga keluaran gerbang AND adalah Y = 0. Y A B A 1 B 1 A 2 B 2 A 3 B 3 Gambar 7.14.X Berdasarkan gambar 7.14.X di samping, tentukanlah status logik keluaran Y untuk setiap kelompok data biner word atau string masukan berikut : a. A 3 A 2 A 1 A 3 = 1 0 1 1 B 3 B 2 B 1 B 3 = 1 0 1 1 b. A 3 A 2 A 1 A 3 = 0 1 1 0 B 3 B 2 B 1 B 3 = 0 1 1 1

2. Rangkaian Penjumlah Adder

Di dalam sebuah mesin hitung digital, seperti kalkulator dan komputer, terdapat suatu rangkaian yang berfungsi untuk melaksanakan operasi-operasi aritmatik seperti penjumlahan, pengurangan, perkalian dan pembagian. Bahkan operasi dasar dari perkalian dan pembagian berturut-turut adalah penjumlahan dan pengurangan. Operasi perkalian secara mendasar merupakan penjumlahan berulang sedangkan pembagian merupakan pengurangan yang berulang pula. Berbagai operasi aritmatik dalam komputer maupun kalkulator dilaksanakan dalam bentuk biner. Alasan menggunakan bilangan biner adalah karena kerja dari rangkaian digital didasarkan pada pulsa-pulsa berbentuk kotak yang hanya memiliki keadaan hidup tinggi atau mati rendah. Sebagai perbandingan, dalam sistem bilangan desimal terdiri dari 10 digit yaitu 0,1,2,3,4,5,6,7,8, dan 9; sedangkan dalam sistem bilangan biner hanya dikenal 2 digit yaitu 0 dan 1. Selanjutnya hendak dipelajari rangkaian penjumlah dan tentunya adalah penjumlah biner. Sebagai gambaran perhatikan metode penjumlahan dua bilangan desimal 58 dan 63 berikut : Kita telah mengetahui cara menjumlahkan kedua bilangan tersebut. Satuan berada pada satu kolom dengan satuan, puluhan terletak pada satu kolom dengan puluhan, demikian seterusnya. Proses penjumlahan pada suatu kolom harus ditambah dengan simpanan carry yang dihasilkan dari proses penjumlahan pada kolom sebelumnya jika ada. Cara penjumlahan bilangan biner serupa dengan penjumlahan pada bilangan desimal. Dalam proses penjumlahan bilangan biner juga dikenal simpanan carry. Jika pada bilangan desimal dikenal posisi satuan 10 , puluhan 10 1 , ratusan 10 2 , ribuan 10 3 , dan seterusnya; maka pada Simpanan 1 1 Carry 5 8 6 3 + 1 2 1 bilangan biner juga dikenal posisi satuan 2 , duaan 2 1 , empatan 2 2 , delapanan 2 3 dan seterusnya. Aturan penjumlahan bilangan biner adalah 0 + 0 = 0 0 + 1 = 1 1 + 0 = 1. Dalam bentuk biner tidak dikenal 1 + 1 = 2 karena dalam sistem biner angka 2 bukanlah angka biner. Oleh karena itu, dalam aturan penjumlahan biner 1 + 1 = 0 dengan simpanan 1 dan tentu saja 1 + 1 + 1 = 1 dengan simpanan 1. Simpanan 1 berarti menambahkan 1 ke dalam kolom posisi berikutnya yaitu di sebelah kiri tempat simpanan tadi dihasilkan. Marilah kita coba menjumlahkan dua bilangan biner 111010 dan 111111 dengan cara disusun sebagai berikut Pada kolom satuan 0 + 1 = 1 tidak menghasilkan simpanan. Pada kolom duaan 1 + 1 = 0 dengan simpanan 1. Pada kolom empatan karena mendapat simpanan dari kolom sebelumnya duaan maka proses penjumlahannya adalah 1 + 0 + 1 = 0 dengan simpanan 1. Pada kolom delapanan juga mendapat simpanan dari kolom sebelumnya sehingga prosesnya 1 + 1 + 1 = 1 dengan simpanan 1. Demikian seterusnya. Simpanan 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 + 1 1 1 1 1 Rangkaian Penjumlah Paro Half Adder atau HA Untuk menyusun suatu rangkaian penjumlah biner dari gerbang logika, maka terlebih dahulu perlu mengetahui fungsi rangkaian tersebut dan diturunkan menurut tabel kebenarannya. Kita mulai dari penjumlahan dua bilangan A dan B yang masing- masing 1 bit. Perhatikan tabel 7.5 berikut. Tabel 7.5 : Masukan Keluaran A B Jumlah S Simpanan C 1 1 1 1 1 1 1 Digit yang dijumlahkan EX-OR AND Berdasarkan tabel 7.5, bagian keluaran rangkaian yang akan kita susun terdiri dari jumlah S dan simpanan C. Ternyata kedua kolom keluaran itu dapat dihasilkan dengan menggunakan dua gerbang logika sebagai berikut : a. Kolom jumlah S merupakan keluaran dari gerbang EX-OR. Ingat kembali bahwa keluaran gerbang EX-OR akan 1 tinggi ketika masukannya tidak sama 1, tetapi 0 rendah pada saat kedua masukan sama. b. Kolom simpanan C merupakan keluaran dari gerbang AND. Keluaran gerbang tersebut 1 tinggi hanya apabila semua masukannya 1. Gambar 7.15 berikut menunjukkan cara gerbang EX-OR dan AND dihubungkan untuk mendapatkan suatu rangkaian penjumlah yang memenuhi tabel 7.5. Jika diperhatikan, rangkaian penjumlah itu hanya memiliki dua terminal masukan masing-masing untuk bit yang akan dujumlahkan dan dua terminal keluaran berturut-turut untuk jumlah S dan simpanan C. Gambar 7.15 : Rangkaian penjumlah paro. Rangkaian penjumlah seperti gambar 7.15 tersebut hanya dapat digunakan untuk menjumlahkan biner pada posisi satuan saja, artinya tidak dapat digunakan untuk menjumlahkan posisi duaan, empatan, delapanan, dan seterusnya. Hal ini disebabkan karena rangkaian penjumlah tadi tidak memiliki masukan untuk simpanan hasil penjumlahan dari posisi sebelumnya. Rangkaian dengan sifat seperti itulah yang dikenal sebagai rangkaian penjumlah paro half adder. Simbol dari rangkaian penjumlah paro tampak pada Gambar 7.16 di bawah ini. Gambar 7.16 : Simbol rangkaian penjumlah paro. Rangkaian Penjumlah Penuh Full Adder atau FA