56
Apabila J1= 1 dan K1 = 0 dan clock = 1 maka flip-flop diset sehingga keluaran P pada flip-flop tuan berlogika tinggi dan P berlogika rendah. Masing-masing
keluaran P dan P merupakan masukan J dan K flip-flop budak. Pada saat clock = 0 pada flip-flop tuan maka flip-flop budak mendapatkan pulsa clock = 1. Hal ini
menjadikan keluaran flip-flop budak sama dengan keluaran flip-flop tuan yaitu Q berlogika tinggi dan Q berlogika rendah. Pada saat J1 = 0 dan K1 = 1 maka akan
menghasilkan keluaran logika rendah pada P dan keluaran logika tinggi pada P. Bila masukan J = 1 dan K = 1 maka pada saat clock = 1, akan terjadi toggle pada
flip-flop JK tuan, kemudian pada saat clock = 0, terjadi toggle pada flip-flop JK budak. Sehingga jelas bahwa apapun yang terjadi pada flip-flop tuan akan terjadi
pula pada flip-flop budak. Dalam perkembangannya, flip-flop JK Tuan-budak juga dilengkapi masukan
preset dan clear. Kedua masukan ini digunakan sebagai masukan tak serempak asynchronous yang dapat memaksa keluaran flip-flop menjadi tinggi ataupun
rendah tanpa mempedulikan masukan serempaknya. Gambar 19 memperlihatkan simbol flip-flop JK Tuan-budak yang dilengkapi dengan masukan preset dan clear.
Gambar 19. Simbol Flip-flop JK Tuan-Budak Dilengkapi Masukan Clock, Preset, dan Clear
57
e. Flip-flop T
Nama flip-flop T atau toggle flip-flop diambil dari sifatnya dimana kondisi keluarannya akan selalu berubah apabila ada sinyal pemicu trigger pada
masukannya. Masukan dari flip-flop ini hanya satu yaitu masukan T, sedangkan keluarannya tetap dua, sama dengan flip-flop yang lain. Rangkaian gerbang untuk
flip-flop T ditunjukan pada Gambar 20. Apabila keadaan keluaran flip-flop = 0, maka setelah ada sinyal pemicu T =
1 keluarannya menjadi berlogika 1. Sedangkan apabila keluaran flip-flop = 1, maka setelah ada sinyal pemicu T = 1 terjadi toggle dan keluarannya menjadi
berlogika 0 atau rendah. Dengan kata lain nilai keluaran flip-flop T akan berubah pada saat T = 1. Umumnya flip-flop T peka terhadap satu jenis perubahan pulsa
clock, apakah perubahan dari 0 ke 1 leadingrising edge atau perubahan dari 1 ke 0 trailingfalling edge pulsa masukan. Untuk tabel kebenaran flip-flop T
ditunjukan pada Tabel 7.
Gambar 20. Rangkaian Gerbang Flip-flop T
58
Tabel 7. Tabel Kebenaran Flip-flop T T
Q Q+
Keterangan Nilai Terakhir
1 1
Nilai Terakhir 1
1 Toggle perubahan nilai keluaran
1 1
Toggle perubahan nilai keluaran Simbol flip-flop T ditunjukan pada Gambar 21 a. Dalam perkembangannya,
flip-flop T juga dilengkapi masukan clock agar dapat diserempakan dengan rangkaian lain. Umumnya flip-flop T peka terhadap satu jenis perubahan pulsa
clock, apakah perubahan dari 0 ke 1 leadingrising edge atau perubahan dari 1 ke 0 trailingfalling edge pulsa masukan. Gambar 21 b memeperlihatkan flip-
flop T dengan masukan clock cetus sisi positif rising edge.
a b
Gambar 21. Simbol Flip-flop T a Tanpa Masukan Clock
b Dilengkapi Masukan Clock
f. Rangkaian
Triggering Flip-flop
Pada pembahasan sebelumnya telah diuruaikan mengenai masukan sinkron pada flip-flop. Disebut masukan sinkron dikarenakan masukan tersebut akan
mepengaruhi kondisi output Q apabila masukan clock memperoleh sinyal
59
gelombang kotak Squre Wave Signal. Untuk setiap masukan clock mempunyai kriteria pemicu trigger tersendiri. Ada dua macam jenis sinyal clock yaitu pemicu
level level triggered dan pemicu tepi edge triggered. 1
Pemicu Level Level Triggered Flip-flop dengan jenis clock yang dipicu level yaitu keluaran flip-flop akan
