29
7. Persamaan Fungsi Logika
Beberapa fungsi logika yang terdapat dalam Powersim adalah fungsi IF, IMECYCLE, MAX, dan MIN Tasrif, 2004.
a. IF Digunakan untuk menggambarkan suatu kondisi conditional function.
IF Condition, Val1, Val2 dimana,
Condition : Suatu logical value true or false
Val1 : Angka sembarang computational parameter
Val2 : Angka sembarang computational parameter
b. TIMECYCLE Digunakan untuk menguji siklus waktu atau interval waktu
TIMECYCLE First, Interval dimana,
First : Waktu pertama untuk pengecekan
Interval : Waktu diantara pengecekan satu ke pengecekan berikutnya
c. MAX Digunakan untuk memilih nilai yang paling besar dari beberapa nilai.
MAX X1, X2, X3,...., Xn d. MIN
Digunakan untuk memilih nilai yang paling kecil dari beberapa nilai. MIN X1, X2, X3,...., Xn
30
8. Persamaan Fungsi Bilangan Acak random number
Beberapa fungsi bilangan acak antara lain fungsi RANDOM, dan fungsi NORMAL Tasrif, 2004.
a. RANDOM Digunakan untuk membangkitkan sejumlah bilangan acak yang berdistribusi
uniform. RANDOM 0.5,1.5
b. NORMAL Digunakan untuk memberikan bilangan acak yang sebarannya sesuai dengan
sebaran normal. NORMAL mean, StdDev
dimana, Mean : Mean nilai yang ditentukan
StdDev : Nilai standar deviasinya Setiap persamaan yang telah disebutkan di atas dalam Powersim diberi
simbol sesuai dengan jenis persamaan yang diwakilinya, yaitu : : Persamaan ”level”
: Persamaan ”auxiliary”
: Persamaan ”rate” : Persamaan
”konstanta”
Persamaan ”level” merupakan penjumlahanakumulasi, atau persamaan integral. Persamaan ”rate” dan ”auxiliary” adalah perhitungan aritmatik.
Sedangkan persamaan ”konstanta” merupakan masukan nilai untuk parameter yang harganya konstan selama simulasi.
31
3.3.4 Simulasi dan Validasi Model
Model yang sudah dibuat selanjutnya dijalankan pada perangkat lunak dimana proses menjalankan model tersebut disebut dengan simulasi, model
disimulasikan untuk melihat bagaimana perilaku model tersebut yang merupakan gambaran perilaku sistem nyata, oleh karena itu, model yang sudah dibuat untuk
disimulisasikan harus diuji untuk melihat apakah model benar-benar mewakili sistem yang sebenarnya sebagai sarana untuk mempelajari sistem nyata tersebut.
Terdapat 2 macam pengujian yang harus dilakukan terhadap model untuk mengukur kehandalan model sebagai alat untuk penelitian yaitu verifikasi dan
validasi. Verifikasi adalah suatu cara untuk menetukan apakah implementasi model konseptual ke dalam komputer sudah benar. Proses verifikasi meliputi
pengujian terhadap pemrograman dan model untuk menjamin bahwa model beroperasi dengan akurat menggambarkan model konseptual. Beberapa cara bisa
digunakan dalam melakukan verifikasi adalah sebagai berikut: 1.
Mengikuti prinsip dari pemograman yang terstruktur, yang mencakup penyusunan rencana simulasi dengan detail sebelum pengkodean, termasuk
membuat diagram alir langkah pemodelan dan simulasi dengan jelas, dan membagi model kedalam beberapa submodel untuk lebih mudah dalam
menganalisis model. 2.
Membuat model dapat melakukan dokumentasi terhadap dirinya sendiri, artinya jika memungkinkan hasil dari menjalankan simulasi langsung dapat
memberikan informasi, misalkan dalam bentuk grafik, animasi atau tabel. Pada beberapa perangkat lunak simulasi sudah dilengkapi dengan fasilitas
dokumentasi tersebut sehingga mudah untuk melakukan analisis.
Kategori