Penghitung Turun Sinkron Synchrony Down Counter
184
gambar 3.47 bila masukan B = “0” low, maka keluaran Xt+1=Xt.
Pengembangan dari RS flip flop yang lain adalah JK flip flop. Rangkaian ini memiliki masukan J dan K , kendali clock C dan
keluaran X dan
X
.
Data flip-flop D-flip flop adalah sebuah register yang berfungsi mengendalikan atau menyimpan data masukan. Antara masukan
J dan K terhubung gergang NOT, sehingga rangkaian ini hanya memiliki sebuah masukan D saja.
Toggle flip flop dipersiapkan untuk mendisain sebuah counter
pencacah. Masukan J dan K dihubungkan menjadi satu sebagai masukan T. sebuah kendali clock C dan keluaran
keluaran X dan
X
.
Penghitung naik yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Clock diberi masukan dari keluaran rangkaian sebelumnya
tidak serempak. Rangkaian ini akan menghitung “0000” sampai dengan “1111”
Penghitung turun asinkron yang terdiri dari empat bit keluaran Q1, Q2, Q3, Q4. Rangkaian ini akan menghitung “1111” sampai
dengan “0000”
Penghitung naik sinkron yang terdiri dari empat bit keluaran Q
1
, Q
2
, Q
3
, Q
4
. Clock diberi masukan secara serempak terpasang paralel dan diberi masukan clock secara bersamaan dari
sumber clock . Rangkaian ini akan menghitung “0000” sampai
dengan “1111”.
Kebalikan dari penghitung naik sinkron, penghitung turun sinkron yang terdiri dari empat bit keluaran Q
1
, Q
2
, Q
3
, Q
4
. Rangkaian ini akan menghitung “1111” sampai dengan “0000”. Masukan clock
diberi masukan secara serempak.
185