Metode Dasar Pemberian Halaman

Register asosiatif Setiap register asosiatif menyimpan pasangan nomor page dan nomor frame alamat awal. Input untuk register asosiatif akan dibandingkan dengan data pada register asosiatif. Bila input ditemukan maka nomor frame yang sesuai akan dihasilkan, kejadian ini disebut TLB hit. Sedangkan TLB miss terjadi bila input tidak ditemukan, maka input tersebut akan dicari pada memori yang lebih lambat dari cache. Waktu Akses Memori Efektif Effective Access Time EAT Peluang bahwa nomor page akan ditemukan dalam register disebut Hit Ratio. Hit ratio 80 berarti menemukan nomor page yang ingin kita cari dalam TLB sebesar 80. Jika untuk mencari TLB memakan waktu 20 nanodetik dan 100 nanodetik untuk akses ke memori, maka total waktunya adalah 120 nanodetik bila nomor page ada di TLB. Jika kita gagal mendapat nomor page di TLB 20 nanodetik, maka kita harus mengakses memori untuk page table dan nomor frame 100 nanodetik dan mengakses byte yang diharapkan di memori 100 nanodetik, sehingga totalnya 220 nanodetik. Untuk mendapatkan waktu akses memori efektif, kita mengalikan tiap kasus dengan peluangnya: waktu akses efektif = 0,80 x 120 + 0,20 x 220 = 140 nanodetik

3.4. Proteksi

Proteksi memori dapat diterapkan pada sistem paging dengan meletakkan bit proteksi pada setiap frame. Bit proteksi umumnya disimpan pada page table. Sebuah bit proteksi dapat mendefinisikan apakah page bersifat read-only atau read-write. Untuk memberikan proteksi yang lebih baik, dapat pula ditambahkan bit lainnya, misalnya untuk sifat execute-only. Bit lainnya yang umumnya terdapat di setiap entri pada page table adalah bit valid-invalid . Bit valid menyatakan bahwa page terletak di dalam ruang alamat logika proses. Bit invalid menyatakan bahwa page terletak di luar ruang alamat logika proses dapat dilihat contohnya pada Gambar 3 bahwa page 6 dan 7 berada di luar ruang alamat logika sehingga diberikan bit invalid. Pelanggaran terhadap bit proteksi menyebabkan trap ke sistem operasi. Gambar 3.3. BitValid v dan Invalid i pada Page Table Effective Access Time EAT 19

3.5. Tabel Halaman Bertingkat

Hierarchical paging atau pemberian halaman secara bertingkat merupakan sebuah metode pemberian halaman dengan cara membagi sebuah page table menjadi beberapa page table yang berukuran lebih kecil. Metode ini merupakan solusi dari permasalahan alokasi page table berukuran sangat besar pada main memory yang umumnya dihadapi pada sistem komputer modern yang memiliki ruang alamat logika yang besar sekali mencapai 2 pangkat 32 sampai 2 pangkat 64. Konsep dasar metode ini yaitu menggunakan pembagian tingkat setiap segmen alamat logika. Setiap segmen menunjukkan indeks dari sebuah page table, kecuali segmen terakhir yang menunjuk langsung ke frame pada memori fisik. Segmen terakhir ini disebut offset d. Dapat disimpulkan bahwa segmen yang terdapat pada alamat logika menentukan berapa level paging yang digunakan yaitu banyak segmen dikurang 1. Gambar 3.4. Translasi Alamat pada Two-Level Paging Dengan metode ini, isi pada indeks page table pertama akan menunjuk pada page table kedua yang indeksnya bersesuaian dengan isi dari page table pertama tersebut. Sedangkan isi dari page table kedua menunjukkan tempat dimana page table ketiga bermula, sedang segmen alamat logika kedua adalah indeks ke-n setelah starting point page table ketiga dan seterusnya sampai dengan segmen terakhir. 20