Programmable Logic Devices PLDs
146 Mode Operasinya adalah sebagai berikut:
Dengan mengasumsikan sebelumnya bahwa Clock pertama, semua keluaran dari Q
1
sampai dengan Q
4
adalah 0 dan masukan input adalah 1. Setelah itu Data ini akan ditampilkan pada output Q
1
pada Clock pertama t
n+1
. Sebelum ke Clock ke 2, Input kembali menjadi 0. Dan pada saat clock kedua
t
n +2
keluaran Q1 menjadi 0 dan Q
2
menjadi 1. Setelah Clock t
n+3
Q
1
= 0, Q
2
= 0 dan Q
3
menjadi 1. Setelah clock ke t
n+4
, Q
4
menjadi kondisi 1.
Kemungkinan di atas dapat diilustrasikan pada tabel kebenaran berikut:
Tabel 5. 1. Tabel kebenaran register geser
Clock t
n
t
n+1
t
n+2
t
n+3
t
n+4
t
n+5
Masukan 1
Q
1
1
Q
2
1
Q
3
1
Q
4
1 Pada tabel di atas dijelaskan ketika memasuki clock ke 5 semua keluaran
kembali menjadi NOL. Berikut ini adalah register geser dengan menggunakan JK Flip-flop:
J K
Q Q
Clock 1
Masukan J
K Q
Q J
K Q
Q J
K Q
Q Q
Q Q
Q
1 2
3 4
Gambar 5.13. Register geser 4 bit menggunakan JK Flip-flop
Selama Shift register tersebut hanya memasang 4 buah Flip-flop, maka informasi yang akan didapat hanya sebanyak 4 buah, oleh karena itulah
dinamakan sebagai 4-bit Shift register atau register geser 4 bit. Dengan Shift Register ini ada 2 kemungkinan dasar untuk membaca kembali
informasi yang ada, yaitu:
147 a. Setelah clock ke 4 informasi telah masuk secara simultan yang
ditampilkan pada keluaran Q
1
sampai dengan Q
4
. Informasi ini dibaca secara serial satu setelah yang lainnya dan dapat juga dibaca secara
parallel. b. Jika hanya Q
4
saja yang digunakan sebagai output keluaran, data yang telah dimasukkan secara serial juga bisa dibaca secara serial.
Shift register ini dapat digunakan sebagai penyimpanan sementara dan atau delay dari deretan informasi. Hal yang perlu diperhatikan setelah ini adalah
aplikasi dari konversi serial parallel maupun parallel serial.
Dalam Operasi Parallel serial data a sampai d dimasukkan bersamaan ke register dengan clock yang telah ditentukan. Keluaran serial akan muncul
satu persatu pada indikator keluaran. Bagaimnapun juga jika data dimasukkan secara serial pada input dan sinkron dengan clocknya, maka
setelah melengkapi barisan input, keluaran akan dapat dilihat secara parallel pada keluaran Q
1
sampai dengan Q
4
Operasi Serial Parallel .
Register geser diterapkan dengan fungsi yang berbeda-beda pada sistem komputer. Dimana macam-macam tipe yang digunakan adalah sebagai
berikut:
a. pergeseran data, b. masukan data serial dengan serial data keluaran,
c. masukan data serial dengan keluaran data parallel, d. masukan data parallel dengan keluaran data seri,
e. masukan data parallel dengan keluaran data parallel. Mode Operasi Parallel In Parallel out dapat digunakan sebagai latihan untuk
mengunakan register geser dengan mentransfer data pada masukan parallel ke data keluaran menggunakan pulsa yang telah ditentukan. Kemudian data
ini akan tersimpan sementara sampai ada data yang dimasukkan. Kemudian Data pada register ini akan dihapus melalui input reset operasi memori
penyangga.
148
J K
Q Q
Clock 1
Masukan serial
J K
Q Q
J K
Q Q
J K
Q Q
Q Q
Q Q
1 2
3 4
Reset
Set Keluaran paralel
a b
c d
Masukan paralel c
c c
c p
p p
p
Gambar 5.14. Register geser untuk parallelserial atau serialparallel
Akhirnya, register geser yang digunakan pada sistem mikroprosesor sebagai memori penyangga.
Gambar 5.15. Register dengan multiplekser pada masukan D flip-flop
149 Prinsip dari operasi rangkaian ini ialah, dengan memakai input kontrol S
, S
1
, ke 4 multiplekser akan dapat dinyalakan salah satu dari ke 4 masukannya.
Kemudian data yang telah dipilih pada input akan muncul pada keluaran. Contohnya , jika masukan paralel E
3
sampai E dipilih maka data masukan
akan dihadirkan secara parallel pada masukan D dari flip-flop. Dengan tepi clock positif selanjutnya, data dimasukkan ke flip-flop dan akan ditampilkan
pada keluaran Q
3
sampai dengan Q . Data ini akan tersimpan hingga adanya
pulsa clock yang membawa data baru pada E
3
sd E ke dalam register.
Dengan kombinasi kontrol S , S
1
yang lain. Input sebelah kanan pada multiplekser dapat dihubungkan ke Output. Data yang akan dimasukkan pada
sebelah kiri rangkaian dapat dimasukkan secara serial ke dalam register. Prosesnya adalah sebagai berikut :
Jika kombinasi serial 1010 ada pada masukan sebelah kiri, maka pada saat clock pertama nilai 1 akan muncul pada keluran Q
dan pada masukan yang telah dipilih pada multiplekser selanjutnya. Pada saat clock kedua, keluaran
akan menjadi Q = 0 dan Q
1
=1, sedangkan pada clock ketiga Q = 1, Q
1
= 0, dan pada Clock ke 4 Q
= 0, Q
1
= 1 , Q
2
= 0 dan Q
3
= 1.
Kombinasi masukan serial ini telah dibacakan ke register yang ada di sebelah kiri. Data serial yang ada pada masukan sebelah kanan akan di bawa secara
analog. Masukan x
3
sampai x tidak dimasukkan pada contoh ini. Sering
untuk menghapus semua flip flop secara bersama sama adalah dengan cara mengeset semua masukan x
3
sampai x ke logika 0. Jika masukan x
semuanya dipilih melalui S , S
1
setelah pulsa clock berikutnya akan mengeset semua keluaran x
3
sampai x ke logika 0.