Penganalisa Vektor Sinyal Dengan Analisis
Gambar 9-3 Blok diagram VSA sederhana
VSA dioptimalkan untuk pengukuran modulasi. Seperti
penganalisa spektrum waktu riil yang diuraikan dalam bagian
berikut, suatu VSA mendigitkan semua energi
dalam passband instrumen,
dalam rangka menyadap
besar dan informasi pasa
yang diperlukan untuk
mengukur modulasi digital. Bagaimanapun, kebanyakan tidak
semua VSA dirancang untuk pengambilan snapshots dari sinyal
masukan pada titik sembarang waktu, yang membuatnya sulit
atau tidak mungkin menyimpan dalam
rekaman panjang dari akuisisi berturut-turut untuk
mengumpulkan sejarah pembentukan sinyal dari waktu ke
waktu. Sebagaimana sapuan SA, kemampuan
picuan pada umumnya dibatasi untuk tingkat
picuan dan picuan dari luar. Dalam VSA, pendigitan ADC lebar
band sinyal IF dan konversi turun, pemfilteran dan deteksi dibentuk
secara numerik. Transformasi dari ranah waktu ke ranah frekuensi
dikerjakan dengan menggunakan algoritma FFT. Cakupan linieritas
dan
dinamika dari ADC
merupakan performansi kritis dari instrumen. Sama pentingnya, daya
pemrosesan DSP harus cukup untuk mempercepat pengukuran.
Mengukur parameter modulasi VSA yang demikian seperti
besaran kesalahan vektor dan memberikan peraga lain seperti
diagram pemetaan.
Suatu STANDALONE VSA
sering digunakan untuk
melengkapi kemampuan
sapuan SA.
Beberapa imstrumen modern memiliki arsitektur yang dapat
membentuk kemampuan sapuan SA dan fungsi VSA, menyediakan
ranah yang tidak ada hubungannya
modulasi dan frekuensi dalam satu kotak.
Penganalisa Spektrum Waktu Riil
Penganalisa spektrum waktu riil dirancang untuk memenuhi
tantangan pengukuran yang berkaitan dengan transien dan
dinamis sinyal RF sebagaimana telah diuraikan di atas. Konsep
dari dari penganalisa spektrum waktu riil adalah kemampuan
memicu pada sinyal RF, pengambilan ke dalam memori
dan menganalisaya dalam multi ranah. Ini memungkinkan untuk
dapat mendeteksi dan menandai
perubahan sinyal RF dari waktu ke waktu secara terandalkan.
Gambar 9-4: Arsitektur tipikal penganalisa spektrum waktu rill
Gambar 9-4 diatas menunjukan blok diagram sederhana dari
arsitektur RTSA. Pada bagian ujung masukan RF dapat diatur
pada cakupan frekuensi instrumen, dan
menurunkan frekuensi
sinyal masukan untuk ditetapkan pada frekeunsi
menengah yang berkaian dengan lebar band maksimum waktu riil
RTSA. Sinyal disaring, didigitkan dengan rangkaian ADC dan
dilewatkan ke DSP yang menangani
picuan instrumen,
memori, dan analisa fungsi. Sementara
unsur dari blok
diagram dan proses akuisisi serupa dengan arsitektur VSA,
pengambilan dan analisa multi ranah
dikorelasikan dengan waktu.
Sebagai tambahan, peningkatan
teknologi ADC memungkinkan konversi dengan
cakupan dinamis sinyal tinggi dan noise rendah, memungkinkan
RTSA sama atau melebihi performansi dasar RF dari
kebanyakan penganalisa spektrum tersapu.
Karena pengukuran memutar kurang
atau sepadan dengan
lebar bidang waktu riil, arsitektur RTSA memberikan kemampuan
untuk pengambilan sinyal masukan dengan tanpa celah
waktu melalui pendigitan sinyal RF dan menyimpan sampel dalam
waktu yang berdekatan ke dalam memori. Ini memberikan beberapa
keuntungan melebihi proses akuisisi dari penganalisa spektrum
tersapu, yang dibangun pada gambar ranah frekuensi,
penyapuan frekuensi
dilakukan secara berturut-turut.