Penganalisa Vektor Sinyal Dengan Analisis

Gambar 9-3 Blok diagram VSA sederhana VSA dioptimalkan untuk pengukuran modulasi. Seperti penganalisa spektrum waktu riil yang diuraikan dalam bagian berikut, suatu VSA mendigitkan semua energi dalam passband instrumen, dalam rangka menyadap besar dan informasi pasa yang diperlukan untuk mengukur modulasi digital. Bagaimanapun, kebanyakan tidak semua VSA dirancang untuk pengambilan snapshots dari sinyal masukan pada titik sembarang waktu, yang membuatnya sulit atau tidak mungkin menyimpan dalam rekaman panjang dari akuisisi berturut-turut untuk mengumpulkan sejarah pembentukan sinyal dari waktu ke waktu. Sebagaimana sapuan SA, kemampuan picuan pada umumnya dibatasi untuk tingkat picuan dan picuan dari luar. Dalam VSA, pendigitan ADC lebar band sinyal IF dan konversi turun, pemfilteran dan deteksi dibentuk secara numerik. Transformasi dari ranah waktu ke ranah frekuensi dikerjakan dengan menggunakan algoritma FFT. Cakupan linieritas dan dinamika dari ADC merupakan performansi kritis dari instrumen. Sama pentingnya, daya pemrosesan DSP harus cukup untuk mempercepat pengukuran. Mengukur parameter modulasi VSA yang demikian seperti besaran kesalahan vektor dan memberikan peraga lain seperti diagram pemetaan. Suatu STANDALONE VSA sering digunakan untuk melengkapi kemampuan sapuan SA. Beberapa imstrumen modern memiliki arsitektur yang dapat membentuk kemampuan sapuan SA dan fungsi VSA, menyediakan ranah yang tidak ada hubungannya modulasi dan frekuensi dalam satu kotak. Penganalisa Spektrum Waktu Riil Penganalisa spektrum waktu riil dirancang untuk memenuhi tantangan pengukuran yang berkaitan dengan transien dan dinamis sinyal RF sebagaimana telah diuraikan di atas. Konsep dari dari penganalisa spektrum waktu riil adalah kemampuan memicu pada sinyal RF, pengambilan ke dalam memori dan menganalisaya dalam multi ranah. Ini memungkinkan untuk dapat mendeteksi dan menandai perubahan sinyal RF dari waktu ke waktu secara terandalkan. Gambar 9-4: Arsitektur tipikal penganalisa spektrum waktu rill Gambar 9-4 diatas menunjukan blok diagram sederhana dari arsitektur RTSA. Pada bagian ujung masukan RF dapat diatur pada cakupan frekuensi instrumen, dan menurunkan frekuensi sinyal masukan untuk ditetapkan pada frekeunsi menengah yang berkaian dengan lebar band maksimum waktu riil RTSA. Sinyal disaring, didigitkan dengan rangkaian ADC dan dilewatkan ke DSP yang menangani picuan instrumen, memori, dan analisa fungsi. Sementara unsur dari blok diagram dan proses akuisisi serupa dengan arsitektur VSA, pengambilan dan analisa multi ranah dikorelasikan dengan waktu. Sebagai tambahan, peningkatan teknologi ADC memungkinkan konversi dengan cakupan dinamis sinyal tinggi dan noise rendah, memungkinkan RTSA sama atau melebihi performansi dasar RF dari kebanyakan penganalisa spektrum tersapu. Karena pengukuran memutar kurang atau sepadan dengan lebar bidang waktu riil, arsitektur RTSA memberikan kemampuan untuk pengambilan sinyal masukan dengan tanpa celah waktu melalui pendigitan sinyal RF dan menyimpan sampel dalam waktu yang berdekatan ke dalam memori. Ini memberikan beberapa keuntungan melebihi proses akuisisi dari penganalisa spektrum tersapu, yang dibangun pada gambar ranah frekuensi, penyapuan frekuensi dilakukan secara berturut-turut.

9.2.2.1. Kunci Konsep Analisa Spektrum Waktu Riil

Sampel, bingkai dan blok Pengukuran dibentuk oleh RTSA diimplementasikan dengan menggunakan teknik pemrosesan sinyal digital DSP. Untuk mengetahui bagaimana suatu sinyal RF dapat dianalisa dalam ranah waktu, dan modulasi, terutama ini diperlukan untuk menguji bagaimana instrumen memperoleh dan menyimpan sinyal. Setelah sinyal didigitkan dengan ADC, sinyal ditampilkan dalam data ranah waktu, dari semua frekuensi dan parameter modulasi dapat dihitung dengan menggunakan DSP. Tiga istilah sampel, bingkai dan blok diuraikan hirarki data disimpan bila RTSA mengambil sinyal dengan menggunakan akuisis waktu riil. Gambar 5 menunjukkan susunan sampel, bingkai dan blok. Gambar 9-5: Sampel, bingkai dan blok hirarki memori dari RSA Tingkat terendah dari hirarki data adalah sampel ang menampilkan titik data ranah waktu diskrit. Kontruksi familiar dari aplikasi lain dari pengambilan sampel demikia seperti waktu riil osiloskop dan PC yang didasarkan pengubah digital. Kecepatan pengambilan sampel efektif menentukan waktu interval antara pengaturan sampel tergantung pada cakupan yang dipilih. Dalam RSA, setiap sampel disimpan dalam memori sebagai pasangan I dan Q yang berisi informasi besaran dan phasa. Langkah berikutnya adalah bingkai. Satu bingkai terdiri dari sejumlah bilangan tentang contoh berdekatan dan satuan kecepatan transformasi Fourier Fast Fourier Transform FFT dapat diaplikasikan untuk mengubah ranah data ke dalam ranah frekuensi. Dalam proses ini setiap bingkai menghasikan satu ranah spektrum frekuensi Level tertinggi dalam hirarki akuisisi adalah blok, yang dibuat dari banyak pengaturan bingkai yang diambil dalam satu waktu. Panjang blok juga direferensikan sebagai panjang akuisisi merupakan jumlah total waktu yang ditampilkan oleh satu akuisis berkelanjutan. Dalam blok sinyal input ditampilkan dengan tanpa celah waktu. Dalam mode pengukuran waktu riil dari RSA, setiap blok secara tanpa keterikatan diperoleh dan disimpan dalam memori. Kemudian diproses dengan menggunakan teknik DSP untuk menganalisa perilaku frekuensi, waktu dan modulasi sinyal. Dalam mode standar SA, RTSA dapat menandingi sapuan SA dengan pijakan RF awal dan akhir frekuensi yang melampaui lebar band maksimum waktu riil. Waktu Gambar 9-6 Penganalisa spektrum waktu riil blok akuisisi dan pemrosesan Gambar 9-6 menunjukkan mode akuisisi, yang memungkinkan pengambilan waktu riil tanpa ikatan. Setiap akuisisi merupakan tanpa ikatan waktu untuk semua bingkai dalam blok, meskipun tidak ada diantara blok. Setelah pemorsesan sinyal dari satu akuisisi blok lengkap, akuisisi akan dimulai blok berikutnya dimulai. Sebagai contoh satu sinyal diambil dalam waktu rill mode SA dapat dianalisis mode demodulasi dan mode waktu. Jumlah bingkai yang diperoleh dalam blok dapat ditentukan dengan membagi panjang akuisisi dengan panjang bingkai. Panjang akuisisi dimasukkan oleh penguna dibulatkan sehingga suatu blok berisi jumlah bilangan bulat dari Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Bingkai 1024 titik Blok 1 Pemroses Blok 1 Pemroses Blok 1 Akuisisi Blok 2 Akuisisi Blok 3 Akuisisi