VHD CALL FOR PAPER 2010 MUNAS APTIKOM.

48 Seminar dan Call For Paper Munas Aptikom Politeknik Telkom Bandung, 9 Oktober 2010 end gerbang_and; architecture kelakuan of gerbang_and is begin y = x1 and x2; end kelakuan -- Menyatakan arsitektur dari entity yang telah dinyatakan sebelumnya. Arsitektur berisi hubungan antara input dan output, yaitu bagaimana output berkelakuan terhadap kondisi input. Gerbang AND kita tadi memiliki tabel kebenaran berikut ini: Tabel 2.2 Tabel kebenaran gerbang AND X1 X2 Y 1 1 1 1 1 Lalu perhatikanlah hasil simulasi gerbang AND kita itu berikut ini: Gambar 2.8 Hasil simulasi gerbang_and.vhd yang sesuai dengan Tabel

2.5 FPGA

FPGA merupakan salah satu piranti yang termasuk dalam kelompok programable logic device. FPGAs berbeda dari general-purpose mikroprosesor misalnya Intel dalam hal fleksibilitas logic-nya. Mikroprosesor mempunyai hardware yang tetap. Assembly programmer memprogram suatu komputasi dengan keterbatasan pada tetapnya banyaknya register, siklus fetch- decode-execute, serta fungsi-fungsi ALU arithmetic and logic unit dan pada banyaknya bit suatu register. FPGAs berbeda dari mikrokontroler, karena mikrokontroler pada prinsipnya adalah mikroprosesor yang diprogram dengan bahasa assembly dan dirancang sebagai pengendali bukan untuk komputasi. Mikroprosesor dan mikrokontroler mengimplementasikan suatu komputasi pada hardware yang tetap. Hardware pada FPGA diserahkan sepenuhnya pada desain engineer untuk memprogramnya. Sebelum diprogram, FPGA hanyalah tersusun atas blok-blok yang belum dikonfigurasikan dan interkoneksi yang belum disusun dan difungsikan. Chip FPGAs yang sama dikonfigurasikan dengan data yang berbeda akan mengimplementasikan hardware yang berbeda. Spesifikasi FPGA yang digunakan pada Tugas Akhir ini, secara umum sebagai berikut : · Xilinx XC4VLX25-10SF363 FPGA · 64MB of DDR SDRAM · 10100 Ethernet PHY · On-board 100MHz LVTTL Oscillator · On-board LVTTL Oscillator Socket 48-Pin Oscillators · P160 Connectors · LCD Panel · 16Mb Serial Flash for FPGA configuration · PC4 JTAG ProgrammingConfiguration Port · SystemACE™ Module Connector · RS232 Port · User LEDs · Four User Push Button Switches, an 8-position DIP Switch · GPIO Header

2.6 TDM

Time proses p yang han masing-m tertentu. Sejum multiplex yang ber multiplex switch ro yang seb berubah-u ini merup Modulati sinyal inf Setel ditransmi informasi Kanal tra disinkron untuk me membagi Ketik demultipl tingi siny sinyal in Kemudian mengarah masing da Gambar 2.9 M Time Divis e Division Mu entransmisian nya melalui s masing sinyal mlah sinyal in xer memiliki ragam. Ketik xer, maka si otary yang m belumnya tel ubah tiap wak pakan gelomb on yang men formasi yang p lah melalui isikan denga i bedasarkan ansmisi ini m nisasikan. Ka embangun tiap i sample-samp ka sinyal lexer, gabung yal transmisi nformasi awa n akan ada ro hkan sinyal- ari sinyal itu. Semin FPGA XC4V