FPGA CALL FOR PAPER 2010 MUNAS APTIKOM.

2.6 TDM

Time proses p yang han masing-m tertentu. Sejum multiplex yang ber multiplex switch ro yang seb berubah-u ini merup Modulati sinyal inf Setel ditransmi informasi Kanal tra disinkron untuk me membagi Ketik demultipl tingi siny sinyal in Kemudian mengarah masing da Gambar 2.9 M Time Divis e Division Mu entransmisian nya melalui s masing sinyal mlah sinyal in xer memiliki ragam. Ketik xer, maka si otary yang m belumnya tel ubah tiap wak pakan gelomb on yang men formasi yang p lah melalui isikan denga i bedasarkan ansmisi ini m nisasikan. Ka embangun tiap i sample-samp ka sinyal lexer, gabung yal transmisi nformasi awa n akan ada ro hkan sinyal- ari sinyal itu. Semin FPGA XC4V sion Multiple ultiplexing me n beberapa s satu kanal tr ditransmisika nformasi yang bit rate dan a sinyal ters inyal akan m enyebabkan s lah disamplin ktu. Hasil out bang PAM P ngandung sam periodik terha multiplex, si an membag hold time merupakan ka anal sinkron p kelompok d ple tepat ke da transmis gan sinyal ya dibagi-bagi k al yang berb otary switch p sinyal ke t nar dan Call VLX25 exing erupakan sebu sinyal inform ransmisi deng an pada perio g akan masuk n sumber siny sebut memasu melalui sebu sinyal inform ng akan dibu tput dari swit Pulse Amplitu mple-sample d adap waktu. inyal kemudi gi-bagi samp jumlah kan anal yang tel ini dibutuhk dari sample d alam framenya i memasu ang ber bit ra kembali menja bit rate renda pula disana ya tujuan masin For Paper M Poli Bandung, 9 uah masi gan ode ke yal uki uah masi uat tch ude dari ian ple nal. lah kan dan a. uki ate adi ah. ang ng- 2. be m m ad m 2. Nu bi m 2. uk be Be sin ka 2. ke de co D 1 2. in ke ya di D 2. m sin Munas Aptiko teknik Telko Oktober 201 Gam 7 Digital to A Karena ke erupa sinyal melalui RF m menjadi sinyal dalah suatu mengkonversin

7.1 Resolu

Resolusi Number of Bits it dari sebuah mereproduksi s

7.2 Freku

Frekuensi kuran kecepa erfungsi dan erdasarkan t nyal harus dis ali frekuensi d

7.3 Mono

Sebuah D eluaran analo engan peningk onverter dija Differential of LSB.

7.4 Settlin

Untuk seb nterval antara eluarannya un ang biasanya ipengaruhi ole AC dalam me 7.5 THD+ THD+N T merupakan uku nyal yang di m m 10 mbar 2.10 Sist Analog Conv eluaran dari digital, untu maka sinyal analog. Digit modul yan nya. usi yang dimak s ENOB, da h DAC yang sinyal analog. uensi Samplin sampling ma atan maksimu menghasilka teori sampli sampel lebih d dari sinyal yan tonicity DAC dikata ognya selalu katan code-in amin monoto f Non-Linearity ng Time uah DAC, se sebuah perin ntuk mengha diukur dalam eh slew rate, engubah kelua +N Total Harmon uran distorsi d ihasilkan DA tem Transmitt verter modulasi A uk mentransm tersebut perl tal to Analog ng digunaka ksud adalah alam hal ini ad memungkink ng Maksimum aksimum adala um dimana D an nilai yan ing Shannon dari atau sama ng diinginkan. akan monoto meningkat nput DAC. D onic jika er ty tidak lebih ettling time m ntah meng-up asilkan nilai m persen. Set , kecepatan m arannya, dari a nic Distortion dan noise yang AC, yang diek 49 ter TDM ASKOOK misikannya lu diubah Converter an untuk Effective dalah nilai kan untuk m ah sebuah DAC akan ng akurat. n-Nyquist, a dengan 2 onic jika sebanding an sebuah rror DNL besar dari merupakan pdate nilai akhirnya, ttling time maksimum amplifier. n + Noise g ada pada kspresikan 50 Seminar dan Call For Paper Munas Aptikom Politeknik Telkom Bandung, 9 Oktober 2010 dalam persentasi dari total daya dari sinyal distorsi harmonic yang tidak diinginkan dan noise yang ada pada sinyal keluaran .

2.7.6 Dynamic Range

Dynamic range adalah selisih antara sinyal terbesar dan sinyal terkecil dari yang bisa dihasilkan DAC dan diekspresikan dalam decibel dB. Dynamic range juga berhubungan denga resolusi dan noise floor.

3. PERANCANGAN DAN IMPLEMENTASI SISTEM

3.1 Gambaran Umum Sistem Operasi Loran C

Gambar 3.1 Sistem Operasi Minimum Loran C Secara umum, perancangan sistem navigasi Loran C digambarkan seperti konfigurasi diatas. Stasiun master memancarkan sinyal informasi ke semua stasiun sekunder dan user. Dan oleh stasiun sekunder sinyal informasi tersebut dipancarkan ke arah user. User akan menerima sinyal informasi tersebut dari stasiun master dan stasiun sekunder dengan waktu yang berbeda-beda. Dengan begitu didapatkan nilai-nilai yang dapat menentukan Time Different Loran C. Sistem yang akan dirancang pada Tugas Akhir ini akan direalisasikan dengan menggunakan digital signal processing chip berupa FPGA Field Programmable Gate Array, yang sudah terintegrasi pada Development Board FPGA Xilinx Virtex4 XC4VLX25 dan Conversion Block Digital to Analog using DAC 0832 National Semiconductor.

3.2 Gambaran Umum Blok Stasiun Master

Loran C Gambar 3.2 Perancangan Stasiun Master Sinyal informasi pada stasiun master terdiri dari informasi timing, paging dan navigasi itu sendiri. Garis besar alur kerja pada stasiun master dijabarkan sebagai berikut: • Pembangkitan data informasi pada stasiun master meliputi pulsa navigasi, timing dan paging. • Pulsa timing dan paging dikirim dalam format bit-bit ASCII dalam bentuk sinyal Loran C dengan frekuensi 98 KHz untuk pulsa timing dan 108 KHz untuk pulsa paging. Sedangkan untuk navigasinya dikirim berdasarkan format yang telah ditentukan dengan frekuensi 100 KHz. Ketiga sinyal informasi ini dikirim dengan rentang waktu yang telah ditentukan sehingga tidak terjadi collision satu sama lain. Jika tidak bisa dihindari maka sistem akan menentukan prioritas pulsa yang dipancarkan. • Pulsa-pulsa yang sudah di-generate akan dimodulasi oleh sinyal carrier dengan frekuensi carrier yang berbeda-beda, sesuai dengan yang telah ditentukan sebelumnya. • Pulsa-pulsa digital yang telah dimodulasikan tadi akan di-multiplexing, sehingga informasi dapat dikirim melalui satu kanal transmisi. • Sinyal digital yang keluar dari multiplexer dikonversi ke dalam bentuk sinyal analog pada blok DAC, sehingga sinyal informasi yang dikirimkan tadi dapat dipancarkan oleh blok RF ke stasiun-stasiun sekunder dan user.

3.3 Blok Kerja Stasiun Master

Blok kerja pada stasiun master yang akan dibuat dalam Tugas Akhir Perancangan dan Realisasi Generator Sinyal Navigasi Loran C berbasis FPGA dengan Interface DAC ini digambarkan dalam garis putus-putus dibawah ini,