Seminar dan Call For Paper Munas Aptikom Politeknik Telkom
Bandung, 9 Oktober 2010
51
Gambar 3.3 Blok Kerja di Stasiun Master
3.3.1 Clock Centre
Clock centre adalah bagian yang terpenting dari sistem ini. Clock centre merupakan sumber
clock yang dihasilkan Development Board FPGA XC4VLX25 sebesar 100 MHz.
Gambar 3.3 Perancangan Blok Penghasil Clock 10 MHz
Untuk membangkitkan clock sebesar 10 MHz diperlukan adanya counter. Gunanya counter disini
adalah mencacah setiap kali clock dalam kondisi transisi naik. Sehingga diketahui besarnya counter
yang dibutuhkan untuk membangkitkan clock 10 MHz adalah sebesar 100 counter.
Dengan begitu, pengimplementasian rangkaian menjadi lebih mudah dan cukup presisi untuk
membangkitkan frekuensi sinyal carrier mengingat frekuensi kerja Loran C berada di sekitar 90 KHz
sampai dengan 110 KHz.
3.3.2 Pulse Generator
Untuk menghasilkan deret-deret pulsa navigasi yang akan dikirim pada 1 satu GRI dibentuklah
pulse generaotor. Pada blok ini, deret pulsa dibangkitkan sesuai ketentuan kode fasa yang telah
ditetapkan sebelumnya pada Bab II.
Gambar 3.4 Blok Penghasil Deret Pulsa Clock pada blok ini merupakan clock yang
berasal dari keluaran blok clock centre yaitu sebesar 10 MHz. Alur kerja pada blok ini dirinci sebagai
berikut,
• Untuk mengaktifkan blok ini maka masukan
pada pin rst diberi logika ‘0’. •
Counter yang terdapat pada blok ini berfungsi sebagai pencacah waktu, sehingga deret-deret
pulsa yang keluar sesuai dengan aturan yang ada yaitu, lebar tiap pulsa Loran C sebesar 300
us, lebar jarak antar pulsa berikutnya 700 us. •
Deret yang merupakan keluaran dari blok ini mengeluarkan logika deret-deret pulsa selama
satu GRI. Dan dibangkitkan setiap periodenya. GRI yang dibangkitkan pada blok ini
disesuaikan dengan jarak coverage antenna pada sisi transmit. Sehingga perancangan pada
sistem ini dapat diimplementasikan.
3.3.3 Envelope Generator
Pada envelope generator sinyal yang dibangkitkan adalah gelombang Loran C sesuai
dengan persamaan 2.1.
Gambar 3.4 Perancangan Blok Envelope Generator Alur kerja blok envelope generator adalah
sebagai berikut: •
Sinyal clock yang digunakan pada blok ini berasal dari keluaran blok clock centre yang
mempunyai periode 100 ns. Dan keluaran pada blok envelope generator akan dimodulasikan
dengan sinyal carrier periode sebesar 10 us. Sehingga banyaknya counter yang dibutuhkan
untuk membangkitkan setiap sample adalah 100.
• Satu pulsa yang akan ditransmisikan pada
stasiun master merupakan dalam bentuk satu sinyal Loran C. Untuk pulsa positif +
direpresentasikan dengan logika ‘01’, pulsa negatif - direpresentasikan dengan logika
‘11’ dan untuk delay direpreaentasikan dengan logika ‘00’.
• Satu gelombang dari Loran C ini memiliki
periode 300 us. Sehingga dibutuhkan 30 sinyal carrier untuk memodulasikan satu gelombang
Loran C. Dengan begitu untuk membangkitkan satu gelombang Loran C untuk setiap
periodenya diperlukan 30 sample dan 3000 counter clock.
Dengan mengacu pada persamaan 2.1, maka
didapat nilai tiap-tiap samplenya sebagai berikut, Tabel 3.1 Sample Gelombang Loran C untuk Pulsa
Positif
n t
Et Et x 127
1 0 0
52
Seminar dan Call For Paper Munas Aptikom Politeknik Telkom
Bandung, 9 Oktober 2010 2 15
us 0.248 32
3 25 us 0.506
64 4 35
us 0.729 93
5 45 us 0.887
113 6 55
us 0.974 124
7 65 us 1
127 8 75
us 0.979 124
9 85 us 0.924
117 10 95
us 0.849 108
11 105 us 0.762
97 12 115
us 0.672 95
13 125 us 0.584
74 14 135
us 0.5 64
15 145 us 0.424
54 16 155
us 0.356 45
17 165 us 0.297
38 18 175
us 0.246 31
19 185 us 0.202
26 20 195
us 0.165 21
21 205 us 0.134
17 22 215
us 0.108 14
23 225 us 0.087
11 24 235
us 0.07 9
25 245 us 0.056
7 26 255
us 0.044 6
27 265 us 0.035
5 28 275
us 0.028 4
29 285 us 0.022
3 30 295
us 0.017 2
Gambar 3.5 Gelombang Loran C yang diharapkan Pada satu grup pulsa terdiri dari pulsa-pulsa
positif dan negatif, sehingga gelombang ini memiliki nilai amplitude peak-to-peak. Bentuk
Resolusi yang digunakan untuk realisasi ke sinyal analog adalah 8 bit. Oleh karena itu hasil dari
perhitungan pada persamaan 2.1 dikalikan 127, sehingga besar amplitude peak-to-peak adalah
senilai 256.
3.3.4 Sine Generator
Fungsi dari sine generator ini adalah sebagai pembangkit sinyal carrier yang nantinya akan
digunakan sebagai multiplier pada modulator. Sinyal carrier yang dihasilkan harus sesuai dengan
frekuensi kerja sinyal navigasi Loran C yaitu 100 KHz.
Tabel 3.2 Sample Gelombang Sinusoidal
n t sin 2
π.t x 127
1 0 2 0.01 0.0063
8 3 0.02 0.125
16 4 0.03 0.187
24 5 0.04 0.249
32 6 0.05 0.309
39 7 0.06 0.368
47 8 0.07 0.426
54 9 0.08 0.482
61 10 0.09
0.536 68
11 0.1 0.588
75
20 40
60 80
100 120
140
1 15 29 43 57 71 85 99 113 127 141 155 169 183 197 211 225 239 253 267 281 295
Periode Am
p lit
u d
e
Seminar dan Call For Paper Munas Aptikom Politeknik Telkom
Bandung, 9 Oktober 2010
53
12 0.11 0.637
81 13 0.12
0.685 87
14 0.13 0.729
93 15 0.14
0.77 98
16 0.15 0.809
103 17 0.16
0.844 107
18 0.17 0.876
111 19 0.18
0.905 115
20 0.19 0.929
118 21 0.2
0.951 121
22 0.21 0.968
123 23 0.22
0.982 125
24 0.23 0.992
126 25 0.24
0.998 127
26 0.25 1
127 27 0.26
0.998 127
28 0.27 0.992
126 29 0.28
0.982 125
30 0.29 0.968
123 31 0.3
0.951 121
32 0.31 0.929
118 33 0.32
0.905 115
34 0.33 0.876
111 35 0.34
0.844 107
36 0.35 0.809
103 37 0.36
0.77 98
38 0.37 0.729
93 39 0.38
0.685 87
40 0.39 0.637
81 41 0.4
0.588 75
42 0.41 0.536
68 43 0.42
0.482 61
44 0.43 0.426
54 45 0.44
0.368 47
46 0.45 0.309
39 47 0.46
0.249 32
48 0.47 0.187
24 49 0.48
0.125 16
50 0.49 0.0063 8
untuk nilai-nilai pada 0.5t s.d 1t merupakan pengulangan negatif dari nilai-
nilai tersebut diatas. Nilai-nilai yang sudah dikalikan merupakan hasil pembulatan
terdekat. Sama halnya dengan blok envelope generator, hasil perhitungan dari
persamaan sinusoidal dikalikan 127.
Pada blok sine generator ini, sumber clock berasal dari blok clock centre yang besarnya 10
MHz. Untuk menghasilkan gelombang sinusoidal 100 KHz, maka gelombang tersebut mengalami
penyamplingan sebanyak 100 kali untuk setiap periodenya. Adapun sampling yang diambil pada
pembentukan gelombang sinusodal ini tertera pada tabel berikut.
Gambar 3.6 kiriPerancangan Blok Pembangkit Sinyal Sinus 100 KHz
kanan Gelombang Sinus yang Dihasilkan pada Fasa Positif
Karena pulsa-pulsa grup pulsa yang dibangkitkan pada sistem Loran C dibedakan
bedasarkan fasanya, dengan pola perubahan dimana tanda positif berarti pulsa tidak mengalami
54
perubahan mengalam
ini dibutu fasa posi
negatif in antar puls
Gam
Deng yang dig
generator •
Cloc sebes
disam •
Sinya terde
atau •
Jika yang
3.3.5 M
Untu adalah s
transmisi akan dib
Akhir ini
Gam Masu
dibangkit ,yang di
selubung, generator
n fasa dan mi perubahan
uhkan dua bi itif input der
nput deret be sa diberi logik
mbar 3.7 atas bawah Be
gan mengikut gambarkan pa
r bekerja deng k yang digun
sar 10 MHz. A mpling sebany
al sinus in eteksi ada inp
‘11’ selama 3 input bernilai
g dihasilkan ak
Modulator B
uk memancar salah satu b
. Oleh karen entuk dalam
.
mbar 3.8 Kelua dih
ukan dari bl tkan dari blo
ibangkitkan , yang dib
r. Setelah siny S
P B
tanda negati fasa 180
, m it input berup
ret berupa lo erupa logika
ka ‘00’.
s Grup Pulsa 1 GRI
esar Jarak An ti ketentuan-k
ada gambar gan cara beriku
nakan pada b Artinya sinyal
yak 100 kali. ni akan dib
put pulsa den 300 us
i ‘00’, maka n kan bernilai ‘0
Block
rkan suatu si agian yang
na itu, blok tahap transm
aran Blok Mod harapkan
lok ini adala ok Pulse Ge
pada sine bangkitkan p
yal Loran C d eminar dan
Politeknik Tel Bandung, 9 O
if berarti pu maka dalam bl
pa deret. Unt ogika ‘01’, fa
‘11’ dan del
Loran C dala tar Pulsa
ketentuan sepe 3.5 maka si
ut, blok ini adal
l sinus 100 KH bangkitkan ji
ngan logika ‘0 nilai sinyal sin
0’ nol.
inyal, modul penting dala
modulator ju misi pada Tug
dulasi yang ah pulsa, ya
enerator, carr generator, d
pada envelo an sinyal carr
Call For Pape lkom
Oktober 2010 ulsa
lok tuk
asa lay
am
erti ine
lah Hz
ika 01’
nus
asi am
uga gas
ang rier
dan ope
rier di
di
•
• •
•
•
• 3.
m sin
te ha
m
di di
di er Munas Ap
ibangkitkan, imodulasikan
Gambar 3 Alur kerja
Pulsa yang akan mem
dengan ket ‘01’, pulsa
delay deng Nilai puls
gelombang Yang digu
DSB SC. perkalian
dengan sin Setelah te
maka seti dikalikan
dibangkitk Hasil d
menghasilk Karena pa
digunakan perkalian t
hasilnya se dihasilkan
yang akan
3.6 Multip
Sinyal yan master tidak h
nyal timing d rsedia untuk
anya ada satu multipleksing p
Gambar 3 Blok mul
ivision kare ipancarkan t
igital. ptikom
maka sinya dengan sinyal
3.9 Perancang pada blok ini
g dibangkitka mberi nilai pa
tentuan pulsa a negatif -
gan logika ‘00 sa tersebut m
g Loran C yan unakan adalah
. Sehingga magnitude
nyal Loran C. erbentuknya
iap sampling dengan siny
an pada blok ari perkali
kan panjang ada implemen
adalah 8 tersebut dibag
ekarang panja adalah 8 bit
ditransmitkan
plexer Block
ng dikirimka hanya sinyal
dan paging. ditransmisik
u. Oleh karena pada blok stasi
3.10 Perancan tiplekser ini
ena sinyal- tersebut me
al Loran C l carriernya.
gan Blok Mod adalah sebaga
an dari pulse ada masukan
positif + dib diberi logika
’. menentukan
ng akan dibang h jenis mod
yang terjad antara sinya
gelombang g gelombang
yal carrier y sine generator
ian tersebu bit sebesar
ntasinya reso bit maka h
gi dengan 256 ang bit maksim
t. Hasil terak n ke blok mult
an pada blo navigasi, te
Sedangkan k kan melalui R
a itu dibutuhk iun master.
ngan Blok Mu bekerja sec
-sinyal yan erupakan sin
tersebut
dulasi ai berikut,
generator n blok ini
beri logika a ‘11’ dan
nilai dari gkitkan.
ulasi AM di adalah
al carrier Loran C,
g tersebut yang telah
r. ut akan
r 16 bit. olusi yang
hasil dari 6 sehingga
mum yang khir inilah
tiplexer. ok stasiun
etapi juga anal yang
RF design kan proses
ultiplexer cara time
ng akan nyal-sinyal
Seminar dan Call For Paper Munas Aptikom Politeknik Telkom
Bandung, 9 Oktober 2010
55
3.3.7 Converter Block
Proses pengubahan sinyal dari sinyal digital ke sinyal analog dibutuhkan blok konversi. Pada blok
konversi ini komponen DAC yang digunakan adalah DAC 0832 dari National. Mengenai
karakteristik DAC 0832 terlampir pada lampiran buku ini.
Gambar 3.11 Perancangan Blok Konversi Bit-bit pulsa yang keluar dari FPGA memiliki
beda potensial 1 Volt sampai dengan 1.2 Volt. Supaya bit-bit tersebut dapat diproses pada blok
konversi, yang memiliki karateristik masukan 5 Volt sampai dengan 15 Volt, maka data tersebut
harus melewati interface optocoupler. Hal ini dilakukan untuk menghindari lonjakan arus yang
terlalu besar dari blok konversi.
Interface yang digunakan pada Tugas Akhir ini ada delapan optocoupler. Masing-masing pin
masukan terhubung dengan pin-pin keluaran data pada FPGA. Keluaran dari blok optocoupler inilah
yang akan diolah blok DAC hingga menghasilkan sinyal-sinyal analog yang kemudian akan siap
diolah pada RF design.
3.4 Pengujian Subsistem Loran C
Pengujian subsistem penerima Loran pada tahap implementasi dilakukan dengan cara
menanamkan program dari blok subsistem pemancar Loran yang akan diuji pada FPGA. Hasil
keluaran dari blok subsistem yang diuji dapat dilihat pada PC dengan menggunakan interface
antara FPGA dan PC berupa Logic Analyzer 2124 A.
Gambar 3.13 Konfigurasi Pengujian Subsistem pemancar Loran C
3.5 Pengujian Sistem Pemancar Loran C
Pengujian sistem penerima Loran pada tahap implementasi dilakukan dengan cara menanamkan
program dari blok sistem pemancar Loran dalam satu FPGA. Hasil keluaran dari blok sistem yang
diuji dapat dilihat pada PC dengan menggunakan interface antara FPGA dan PC berupa Logic
Analyzer 2124 A.
Gambar 3.13 Konfigurasi Pengujian Sistem Pemancar Loran-C
3.6 Pengujian Sistem Loran C
Pengujian sistem Loran-C dilakukan dengan cara me-load program ke blok sistem penerima dan
pemancar Loran dengan FPGA yang sama. Hasil keluaran dari sistem Loran-C dapat
dilihat pada sisi penerima pada LCD yang terdapat pada Development Board FPGA Xilinx Virtex4
XC4VLX25
FPGA
Sistem Pemancar Loran
Subistem Penerima Loran
Masukan dari Pin FPGA
Keluaran pada LCD
Gambar 3.14 Konfigurasi Pengujian Sistem Loran- C
3.7 Interkoneksi dengan Blok RF Design
Agar bisa diuji dengan kondisi sebenarnya, atau test lapangan. Maka dibutuhkan blok tambahan
yaitu blok RF, yang terdiri dari DAC, power amplifier dan antena. Spesifikasi teknik yang bisa di
gunakan untuk blok RF adalah :
Tabel 3.3 Spesifikasi Blok RF
1 DAC Spesifikasi
Resulosibit 8
DAC update rate 1 MSPS
