Modulasi ASK CALL FOR PAPER 2010 MUNAS APTIKOM.

dimana, A = ampl A V 2 t b = Digu dilakukan sinyal an yang sin transmite sinkron. dengan de Dala ASK den sinyal den = t S t S m 2 dilewatka = 2 t S t S berisi St didapatka diteruskan penentuan biner bit kepada mengemb

2.4 VHD

VHD High S Descripti Amerika pengemb dengan terintegra telah me perancang

2.4.1 M

litudo sinyal c { 1 ; 1 ; 1 bit bit − unakan teknik n dengan men ntara sinyal A nkron terhad r, atau dise Blok diagra etektor sinkro ~ St Gambar 2.5 m detektor si ngan lokal ngan persama + Φ t S t sin 2 sin an filter LPF Φ sin merupak sinyal inform an selubung n ke Vol n level sinyal “1” atau bit level re balikan pola d DL DL adalah si Speed Integ on Languag Serikat angan bahas tujuan m asi berkecepat enjadi salah gan sistem dig Memodelkan Semin carrier; m = in k demodulasi nggunakan p ASK dengan dap sinyal ebut juga d m penerimaa on sebagai ber S’ct = sin 2 πfct+φ Pembawa Lokal LPF Sm’t S’t Volt Comp 5 Detektor Sin nkron perkali osilator akan aan : [ ] Φ + t f c 2 2 n π agar referen kan baseband masi dengan Φ sinyal inform ltage comp l, apakah seb “0” dengan m eferensi ter data kebentuk ngkatan dari grated Circu ge. Departem dan IEEE a pemodelan mengembangk tan tinggi. Kin satu standar gital. n Sistem Digit nar dan Call ndex modulas coherent y a rinsip perkali pembawa lok pembawa d dengan detek an sinyal AS rikut : tage parator nkron ian antara siny n menghasilk kemudi nsi 2fc direda d recovery ya Φ = 180. Setel masi kemudi arator deng agai sinyal da membandingk rtentu, unt sinyal digital. VHSIC Ve uit Hardwa men Pertahan menspons n hardware kan rangkai ni bahasa VHD industri dala tal For Paper M Poli Bandung, 9 i = aitu ian kal dari ktor SK yal kan ian am. ang lah ian gan ata kan tuk ery are nan ori ini ian DL am be ya Ti tin di si m hu 2. ge G po pa G Pe ge l u i u i e p x x y Munas Aptiko teknik Telko Oktober 201 Sebuah sis eberapa tingk ang terlihat pa Gambar 2.6 S ingkat pemo ngkat behavio imodelkan de stem itu be menggambarka ubungan antar 4.2Struktur D Bayangkan erbang AND d erbang AND ort-port input ada Gb.2.7 Gambar 2.7 G erhatikan file erbang_and.v library ieee; use ieee.std_logic_ use ieee.std_logic_ entity gerbang port x1 : in std_log x2 : in std_log y : out std_log ; m m 10 stem digital da kat pemodelan ada Gb.2.6 Tingkatan pem Structural, dan odelan yang oral. Pada ting engan cara m ertindak beh an kompo r komponen. Dasar VHDL n kita ingin dengan mengg yang akan k dan output se Gerbang AND outputny VHDL di baw vhd: _1164.all; _arith.all; r g_and is gic; gic; gic y apat dimodelk n abstraction modelan: Beh n Physical paling tingg gkatan ini, su menuliskan b haves, bukan nen-kompone L memodelka gunakan baha kita modelkan eperti yang di beserta port i nya wah ini, file in -- Me referensi digunakan -- Menyatak yang gerbang_and daftar port i outputnya. 47 kan dalam n, seperti avioral, gi adalah atu sistem bagaimana n dengan en dan an sebuah sa VHDL. n memiliki itunjukkan input dan ni bernama enyatakan yang kan entity bernama dan input dan 48 Seminar dan Call For Paper Munas Aptikom Politeknik Telkom Bandung, 9 Oktober 2010 end gerbang_and; architecture kelakuan of gerbang_and is begin y = x1 and x2; end kelakuan -- Menyatakan arsitektur dari entity yang telah dinyatakan sebelumnya. Arsitektur berisi hubungan antara input dan output, yaitu bagaimana output berkelakuan terhadap kondisi input. Gerbang AND kita tadi memiliki tabel kebenaran berikut ini: Tabel 2.2 Tabel kebenaran gerbang AND X1 X2 Y 1 1 1 1 1 Lalu perhatikanlah hasil simulasi gerbang AND kita itu berikut ini: Gambar 2.8 Hasil simulasi gerbang_and.vhd yang sesuai dengan Tabel

2.5 FPGA

FPGA merupakan salah satu piranti yang termasuk dalam kelompok programable logic device. FPGAs berbeda dari general-purpose mikroprosesor misalnya Intel dalam hal fleksibilitas logic-nya. Mikroprosesor mempunyai hardware yang tetap. Assembly programmer memprogram suatu komputasi dengan keterbatasan pada tetapnya banyaknya register, siklus fetch- decode-execute, serta fungsi-fungsi ALU arithmetic and logic unit dan pada banyaknya bit suatu register. FPGAs berbeda dari mikrokontroler, karena mikrokontroler pada prinsipnya adalah mikroprosesor yang diprogram dengan bahasa assembly dan dirancang sebagai pengendali bukan untuk komputasi. Mikroprosesor dan mikrokontroler mengimplementasikan suatu komputasi pada hardware yang tetap. Hardware pada FPGA diserahkan sepenuhnya pada desain engineer untuk memprogramnya. Sebelum diprogram, FPGA hanyalah tersusun atas blok-blok yang belum dikonfigurasikan dan interkoneksi yang belum disusun dan difungsikan. Chip FPGAs yang sama dikonfigurasikan dengan data yang berbeda akan mengimplementasikan hardware yang berbeda. Spesifikasi FPGA yang digunakan pada Tugas Akhir ini, secara umum sebagai berikut : · Xilinx XC4VLX25-10SF363 FPGA · 64MB of DDR SDRAM · 10100 Ethernet PHY · On-board 100MHz LVTTL Oscillator · On-board LVTTL Oscillator Socket 48-Pin Oscillators · P160 Connectors · LCD Panel · 16Mb Serial Flash for FPGA configuration · PC4 JTAG ProgrammingConfiguration Port · SystemACE™ Module Connector · RS232 Port · User LEDs · Four User Push Button Switches, an 8-position DIP Switch · GPIO Header