Gambaran Umum Sistem Operasi Loran C

Seminar dan Call For Paper Munas Aptikom Politeknik Telkom Bandung, 9 Oktober 2010 51 Gambar 3.3 Blok Kerja di Stasiun Master

3.3.1 Clock Centre

Clock centre adalah bagian yang terpenting dari sistem ini. Clock centre merupakan sumber clock yang dihasilkan Development Board FPGA XC4VLX25 sebesar 100 MHz. Gambar 3.3 Perancangan Blok Penghasil Clock 10 MHz Untuk membangkitkan clock sebesar 10 MHz diperlukan adanya counter. Gunanya counter disini adalah mencacah setiap kali clock dalam kondisi transisi naik. Sehingga diketahui besarnya counter yang dibutuhkan untuk membangkitkan clock 10 MHz adalah sebesar 100 counter. Dengan begitu, pengimplementasian rangkaian menjadi lebih mudah dan cukup presisi untuk membangkitkan frekuensi sinyal carrier mengingat frekuensi kerja Loran C berada di sekitar 90 KHz sampai dengan 110 KHz.

3.3.2 Pulse Generator

Untuk menghasilkan deret-deret pulsa navigasi yang akan dikirim pada 1 satu GRI dibentuklah pulse generaotor. Pada blok ini, deret pulsa dibangkitkan sesuai ketentuan kode fasa yang telah ditetapkan sebelumnya pada Bab II. Gambar 3.4 Blok Penghasil Deret Pulsa Clock pada blok ini merupakan clock yang berasal dari keluaran blok clock centre yaitu sebesar 10 MHz. Alur kerja pada blok ini dirinci sebagai berikut, • Untuk mengaktifkan blok ini maka masukan pada pin rst diberi logika ‘0’. • Counter yang terdapat pada blok ini berfungsi sebagai pencacah waktu, sehingga deret-deret pulsa yang keluar sesuai dengan aturan yang ada yaitu, lebar tiap pulsa Loran C sebesar 300 us, lebar jarak antar pulsa berikutnya 700 us. • Deret yang merupakan keluaran dari blok ini mengeluarkan logika deret-deret pulsa selama satu GRI. Dan dibangkitkan setiap periodenya. GRI yang dibangkitkan pada blok ini disesuaikan dengan jarak coverage antenna pada sisi transmit. Sehingga perancangan pada sistem ini dapat diimplementasikan.

3.3.3 Envelope Generator

Pada envelope generator sinyal yang dibangkitkan adalah gelombang Loran C sesuai dengan persamaan 2.1. Gambar 3.4 Perancangan Blok Envelope Generator Alur kerja blok envelope generator adalah sebagai berikut: • Sinyal clock yang digunakan pada blok ini berasal dari keluaran blok clock centre yang mempunyai periode 100 ns. Dan keluaran pada blok envelope generator akan dimodulasikan dengan sinyal carrier periode sebesar 10 us. Sehingga banyaknya counter yang dibutuhkan untuk membangkitkan setiap sample adalah 100. • Satu pulsa yang akan ditransmisikan pada stasiun master merupakan dalam bentuk satu sinyal Loran C. Untuk pulsa positif + direpresentasikan dengan logika ‘01’, pulsa negatif - direpresentasikan dengan logika ‘11’ dan untuk delay direpreaentasikan dengan logika ‘00’. • Satu gelombang dari Loran C ini memiliki periode 300 us. Sehingga dibutuhkan 30 sinyal carrier untuk memodulasikan satu gelombang Loran C. Dengan begitu untuk membangkitkan satu gelombang Loran C untuk setiap periodenya diperlukan 30 sample dan 3000 counter clock. Dengan mengacu pada persamaan 2.1, maka didapat nilai tiap-tiap samplenya sebagai berikut, Tabel 3.1 Sample Gelombang Loran C untuk Pulsa Positif n t Et Et x 127 1 0 0